עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
התפקיד כולל יכולת הגדרה, מימוש, יישום ואינטגרציה של תכן לוגי הכולל אלגוריתמים לעיבוד אות ותמונה על גבי רכיבי FPGA. עבודה עם דיסציפלינות כגון: חומרה, תוכנה, אלגוריתמיקה ומערכת.
דרישות:
- תואר ראשון בהנדסת חשמל / אלקטרוניקה - חובה
- 5 שנות ניסיון בכתיבת תכן בשפות VHDL / Verilog ומימושם על רכיבי FPGA - חובה
- הבנת כל שלבי הפיתוח החל מסימולציה, סינתזה P&R, ניתוח דוחות ו-debug
- היכרות עם ממשקי תקשורת, ממשקי זיכרון חיצוניים, תכנון מנגנוני בקרה - יתרון
- ניסיון במימוש אלגוריתמים לעיבוד אות / לעיבוד תמונה - יתרון
- ניסיון עבודה עם Matlab / Python יתרון המשרה מיועדת לנשים ולגברים כאחד.
- תואר ראשון בהנדסת חשמל / אלקטרוניקה - חובה
- 5 שנות ניסיון בכתיבת תכן בשפות VHDL / Verilog ומימושם על רכיבי FPGA - חובה
- הבנת כל שלבי הפיתוח החל מסימולציה, סינתזה P&R, ניתוח דוחות ו-debug
- היכרות עם ממשקי תקשורת, ממשקי זיכרון חיצוניים, תכנון מנגנוני בקרה - יתרון
- ניסיון במימוש אלגוריתמים לעיבוד אות / לעיבוד תמונה - יתרון
- ניסיון עבודה עם Matlab / Python יתרון המשרה מיועדת לנשים ולגברים כאחד.
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
תל אביב - יפו
