עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
?Key Responsibilities:
* Analyze functional specifications and translate them into a complete verification plan.
* Develop and build verification environments using SystemVerilog/UVM
* Write testbenches and automated tests
* Perform simulation result analysis, debugging, and bug fixing.
* Work with coverage metrics (functional and code coverage) to ensure full TEST coverage.
* Collaborate closely with design teams to identify and resolve issues.
* B.Sc. in Electrical/Computer Engineering or a related field.
* 2=3 years of hands-on verification experience in ASIC/ SOC environments
* Proficiency in system Verilog and UVM methodologies
* Experience with simulation tools (e.g., Verdi, Questa, VCS
* Strong ability to understand complex specifications and convert them into verification environments.
* Good technical English reading and writing.
* Knowledge of communication protocols (e.g., AMBA/AXI/AHB PCIe Ethernet
* Experience writing scripts in Python, PERL, Tcl
* Familiarity with configuration and bug tracking tools (e.g., Git, Jira
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
משרות נוספות מומלצות עבורך
-
Chip Design Verification Engineer
-
באר שבע
NVIDIA
-
-
Senior FC Verification Engineer
-
תל אביב - יפו
NVIDIA AI
-
-
Senior Design Verification Engineer
-
רמת גן
IC Resources
-
-
Senior Design Verification Engineer, Networking, Google Cloud
-
תל אביב - יפו
Google
-
-
Staff Verification Engineer
-
רעננה
Arm
-
-
Senior Design Verification Engineer, Networking, Google Cloud
-
חיפה
Google
-
ערב