עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
The ASIC-IP design and verification group is responsible for definition, design, verification, and support for all complex IPs that build each SOC done for all segments. Strategic IPs are developed to all areas from retail, iNAND (cell phones and client solution) through Client SSD solution and Enterprise SSD.
As part of the team, you will be part of the global effort to:
Define, design, and document RTL verification environments in System Verilog of complex world wide strategic IPs
Interact closely with architecture teams and all SOC teams
Work and develop under world class ASIC methodology development stages
Significant contribution to design, verification and methodology on making complex IPs and flows
Become a significant person on a growing team
BSc in Electrical Engineering
At least 7 years of experience in ASIC Verification with UVM Methodology and System Verilog
Excellent analytical and debugging skills
A good eye for details
Advanced verbal and written communication skills
Collaborates to develop self and others within group
Team Leading Skills - Advantage
Knowledge in PCIe - Advantage
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
משרות נוספות מומלצות עבורך
-
Senior Design Verification Engineer, Networking, Google Cloud
-
חיפה
Google
-
-
Staff Verification Engineer
-
רעננה
Arm
-
-
Senior Design Verification Engineer
-
רמת גן
IC Resources
-
-
Senior Design Verification Engineer, Networking, Google Cloud
-
תל אביב - יפו
Google
-
-
Senior Verification engineer
-
ראש העין
רייצ'יפ Rachip
-
-
Senior Verification engineer
-
פתח תקווה
רייצ'יפ Rachip
-