jobify_logo ×
  • מִשׁתַמֵשׁ
  • התחברות/הרשמה
  • עמוד הבית
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות
קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service work_office המקום
jobify_logo
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
דילוג לתוכן

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.

Staff ASIC Design Engineer, Digital Signal Processing

Google

Google Google

  • חיפה
  • Indeed
Indeed

Staff ASIC Design Engineer, Digital Signal Processing

Google

Google Google

  • חיפה
  • bag_icon מלאה
  • coins_icon 50,000-70,000 ₪ הערכה מבוססת AI ולא שכר שהתקבל מהמעסיק
    הערכה מבוססת AI ולא שכר של המעסיק
  • Indeed
Indeed

Note: By applying to this position you will have an opportunity to share your preferred working location from the following: Sunnyvale, CA, USA; Haifa, Israel; Tel Aviv, Israel.
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, or a related technical field.
10 years of experience in design for Digital Signal Processing (DSP) or high-speed digital logic.
Experience in Verilog/SystemVerilog or VHDL.
Experience with MATLAB, Python, or C++ for algorithmic modeling and verification.

Preferred qualifications:
Master's degree or PhD in Electrical Engineering, Computer Engineering, or a related technical field.
Experience taking complex DSP designs through the full front-end flow: Synthesis (Design Compiler/Genus), STA (PrimeTime/Tempus), and CDC/LEC (Spyglass/Conformal).
Experience implementing digital blocks for Communication Systems or PHY (e.g., filters, interpolators, or equalizers).
Experience with advanced FinFET process nodes (e.g., 5nm, 3nm) and achieving timing closure at GHz frequencies.
Understanding of low-power design techniques and dynamic power optimization.
About the job

In this role, you’ll work to shape the future of AI/ML hardware acceleration. You will have an opportunity to drive cutting-edge TPU (Tensor Processing Unit) technology that powers Google's most demanding AI/ML applications. You’ll be part of a team that pushes boundaries, developing custom silicon solutions that power the future of Google's TPU. You'll contribute to the innovation behind products loved by millions worldwide, and leverage your design and verification expertise to verify complex digital designs, with a specific focus on TPU architecture and its integration within AI/ML-driven systems.

As a Systems Design Engineer, you will be the driving factor behind the physical implementation of next-generation TPU technology. You will own the critical path from mathematical model to bit-exact silicon. Your expertise in front-end design flows will be essential in delivering the hardware that powers Google's advanced AI models and cloud services.

The AI and Infrastructure team is redefining what’s possible. We empower Google customers with breakthrough capabilities and insights by delivering AI and Infrastructure at unparalleled scale, efficiency, reliability and velocity. Our customers include Googlers, Google Cloud customers, and billions of Google users worldwide.

We're the driving force behind Google's groundbreaking innovations, empowering the development of our cutting-edge AI models, delivering unparalleled computing power to global services, and providing the essential platforms that enable developers to build the future. From software to hardware our teams are shaping the future of world-leading hyperscale computing, with key teams working on the development of our TPUs, Vertex AI for Google Cloud, Google Global Networking, Data Center operations, systems research, and much more.

Individual pay is determined by factors including job-related skills, experience, and relevant education or training.

US: $192000 - $278000 (USD) + 20% bonus target + equity + benefits

Learn more about benefits at Google.
Responsibilities
Lead the design and implementation of high-speed blocks. Solve complex implementation issues related to GHz-frequency timing closure and advanced process nodes.

Transform high-level architectural specifications and communication theory models into efficient, bit-exact implementations.

Perform fixed-point analysis and micro-architectural trade-offs to optimize for area, power, and performance.

Drive the front-end design flow to ensure sign-off quality designs.

Collaborate closely with verification teams to develop bit-exact C++/SystemC models.

Google is proud to be an equal opportunity workplace and is an affirmative action employer. We are committed to equal employment opportunity regardless of race, color, ancestry, religion, sex, national origin, sexual orientation, age, citizenship, marital status, disability, gender identity or Veteran status. We also consider qualified applicants regardless of criminal histories, consistent with legal requirements. See also Google's EEO Policy and EEO is the Law. If you have a disability or special need that requires accommodation, please let us know by completing our Accommodations for Applicants form.


במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.

שאלות ותשובות עבור משרת Staff ASIC Design Engineer, Digital Signal Processing

בתפקיד זה ב-Google, תהיו אחראים/יות על הובלת התכנון והיישום של בלוקים מהירים, פתרון בעיות יישום מורכבות הקשורות לסגירת תזמונים בתדרי GHz וצמתי תהליך מתקדמים. כמו כן, תמירו מפרטים ארכיטקטוניים ברמה גבוהה ומודלים של תורת תקשורת ליישומים יעילים ומדויקים, תבצעו ניתוח נקודה קבועה ופשרות מיקרו-ארכיטקטוניות לאופטימיזציה של שטח, הספק וביצועים, ותובילו את זרימת התכנון הקדמי כדי להבטיח עיצובים באיכות חתימה. בנוסף, תשתפו פעולה הדוק עם צוותי אימות לפיתוח מודלים מדויקים ב-C++/SystemC.

לתפקיד מהנדס/ת תכנון ASIC בכיר/ה ב-Google, נדרש תואר ראשון בהנדסת חשמל, הנדסת מחשבים או תחום טכני קשור, יחד עם 10 שנות ניסיון בתכנון עיבוד אותות דיגיטליים (DSP) או לוגיקה דיגיטלית מהירה. נדרש גם ניסיון ב-Verilog/SystemVerilog או VHDL, וניסיון עם MATLAB, Python או C++ למידול ואימות אלגוריתמי. יתרון יינתן למועמדים/ות עם ניסיון ביישום עיצובי DSP מורכבים דרך זרימת ה-front-end המלאה, כולל סינתזה, STA ו-CDC/LEC, וכן ניסיון ביישום בלוקים דיגיטליים למערכות תקשורת או PHY, והבנה של טכניקות תכנון בהספק נמוך.

בתפקיד זה ב-Google, תעבדו על עיצוב עתיד האצת חומרת AI/ML על ידי הנעת טכנולוגיית TPU (Tensor Processing Unit) חדשנית, המניעה את יישומי ה-AI/ML התובעניים ביותר של Google. תהיו חלק מצוות שפורץ גבולות, מפתח פתרונות סיליקון מותאמים אישית המניעים את עתיד ה-TPU של Google. תתרמו לחדשנות שמאחורי מוצרים אהובים על מיליונים ברחבי העולם, ותמנפו את מומחיותכם/ן בתכנון ואימות כדי לאמת עיצובים דיגיטליים מורכבים, עם התמקדות ספציפית בארכיטקטורת TPU ושילובה במערכות מונעות AI/ML.

משרות נוספות מומלצות עבורך
  • רשימת משאלות

    VLSI Digital Design Graduate Engineer

    • map_icon רעננה
    Hillcrest Labs, acquired by CEVA

    Hillcrest Labs, acquired by CEVA

  • רשימת משאלות

    VLSI Digital Design Graduate Engineer

    • map_icon רעננה
    CEVA Inc

    CEVA Inc

  • רשימת משאלות

    ASIC Engineer

    • map_icon קיסריה
    Cisco

    Cisco

  • רשימת משאלות

    Senior RTL Design Engineer, Digital Signal Processing

    • map_icon תל אביב - יפו
    Google

    Google

  • רשימת משאלות

    Senior RTL Design Engineer, Digital Signal Processing

    • map_icon חיפה
    Google

    Google

  • רשימת משאלות

    Senior RTL Design Engineer, Digital Signal Processing

    • map_icon חיפה
    Google

    Google

לכל המשרות של ASIC Design Engineer

הכשרות רלוונטיות

אוניברסיטת בר אילן

אוניברסיטת בר אילן

לימודי תעודה מתקדמים במקצועות החומרה ותכנון שבבים

Google Reichman Tech School

Google Reichman Tech School

Chip Design and Verification

  • ערב
  • clk_icon 8 חודשים
Google Reichman Tech School

Google Reichman Tech School

Chip Design and Verification

  • ערב
  • clk_icon 8 חודשים
Google Reichman Tech School

Google Reichman Tech School

Chip Design and Verification

  • ערב
  • clk_icon 8 חודשים

ניתן לצפות במשרות שסימנת בכל שלב תחת התפריט הראשי בקטגוריית 'משרות שאהבתי'

המקום קרן עזריאלי טקסט בעברית עם סמל אינסוף
  • מי אנחנו
  • מעסיקים מובילים
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות

2026 Ⓒ ג'וביפיי - כל הזכויות שמורות

קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service israel_innovation_authority work_office המקום
המערכת בונה את הפרופיל התעסוקתי שלך

עוד רגע...

המערכת זיהתה ששינית את הנתונים באזור האישי ומעדכנת את ההמלצות על תפקידים ומשרות בהתאם.

מצטערים, לא הצלחנו לנתח בהצלחה את הנתונים שהזנת.
אתם מוזמנים לנסות להזין שוב או להעלות קובץ קורות חיים במידה ויש לכם.
בהצלחה

הגעת להגבלה היומית של שלושה עדכונים בפרופיל האישי ביום

loader

הבקשה שלך נשלחה בהצלחה!

יש באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות מיועצת קריירה.

באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות

  • בעיה טכנית

  • סיוע בכתיבת קורות חיים או בהכנה לראיון עבודה

  • התאמה של משרות

  • אחר:

פנייתך נשלחה בהצלחה. נציג מטעם ארגון נכי צהל ייצור איתך קשר בהקדם