jobify_logo ×
  • מִשׁתַמֵשׁ
  • התחברות/הרשמה111
  • עמוד הבית
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות
קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service work_office המקום
jobify_logo
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
דילוג לתוכן

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.

DOCX, DOC, PDF - בעברית או באנגלית

כבר העליתם קו"ח בעבר? כניסה

VLSI Engineer

Gotfriends

Gotfriends Gotfriends

  • תל אביב - יפו
  • LinkedIn
LinkedIn

VLSI Engineer

Gotfriends

Gotfriends Gotfriends

  • תל אביב - יפו
  • bag_icon מלאה
  • coins_icon 28,000-40,000 ₪ (הערכה מבוססת AI)
    הערכה מבוססת AI ולא שכר של המעסיק
  • LinkedIn
LinkedIn


A premier Israeli-American Semiconductor and Deep-Tech startup specializing in Optical Communication and AI Infrastructure solutions.

The company designs programmable, ultra-fast Coherent DSP Silicon to power high-speed, power-efficient data transfers across Data Centers, AI clusters, servers, and GPUs.

Well-funded by premier venture capital firms, the company maintains high financial stability and operates globally with around 110 employees, with its core R&D hub located in Israel.

Located in the Bursa district, Ramat Gan (walking distance from the central train station), operating on a hybrid work model with 2 days WFH / 3 days in-office per week.

Role Description-

  • Joining the VLSI group as a Digital ASIC/FPGA Design Engineer, taking part in end-to-end hardware development for advanced coherent communication chips from concept and initial architecture to silicon.
  • Defining Digital Block architectures, specifying system interfaces, data paths, and high-performance throughput requirements.
  • Implementing complex Logic Design using Verilog / SystemVerilog (RTL).
  • Collaborating closely with cross-functional R&D squads including Architecture, Verification, DSP/Algorithms, Analog, and System engineering teams.
  • Participating in static timing analysis (STA), synthesis checks, and verification simulation environments to ensure first-time-right silicon execution.

Requirements-

  • B.Sc. in Electrical Engineering, Computer Engineering, or Computer Science from a recognized University – Mandatory
  • 5+ years of hands-on experience as a Digital ASIC or FPGA Designer – Mandatory
  • Significant expertise in RTL coding using Verilog and SystemVerilog – Mandatory
  • Hands-on experience in end-to-end Digital Design implementation – Mandatory
  • Familiarity with Simulation Environments and Verification methodologies (e.g., UVM / SystemVerilog Verification) – Mandatory
  • Understanding of high-speed digital architectures, DSP blocks, or networking protocols – Advantage


במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.

DOCX, DOC, PDF - בעברית או באנגלית

כבר העליתם קו"ח בעבר? כניסה

שאלות ותשובות עבור משרת VLSI Engineer

תפקיד VLSI Engineer בחברת Gotfriends כולל הצטרפות לקבוצת ה-VLSI כמהנדס תכנון Digital ASIC/FPGA, ולקיחת חלק בפיתוח חומרה מקצה לקצה עבור שבבי תקשורת קוהרנטיים מתקדמים. זה כולל הגדרת ארכיטקטורות בלוקים דיגיטליים, יישום תכנון לוגי מורכב באמצעות Verilog / SystemVerilog (RTL), ושיתוף פעולה הדוק עם צוותי מחקר ופיתוח שונים.

לתפקיד VLSI Engineer ב-Gotfriends נדרש תואר B.Sc. בהנדסת חשמל, הנדסת מחשבים או מדעי המחשב, יחד עם 5+ שנות ניסיון מעשי כמעצב Digital ASIC או FPGA. כמו כן, נדרשת מומחיות משמעותית בקידוד RTL באמצעות Verilog ו-SystemVerilog, וניסיון מעשי ביישום תכנון דיגיטלי מקצה לקצה.

VLSI Engineer משתלב בתהליך פיתוח שבבי תקשורת מהירים בסטארט-אפ של Gotfriends על ידי השתתפות בפיתוח חומרה מקצה לקצה, החל מקונספט וארכיטקטורה ראשונית ועד לסיליקון. התפקיד כולל הגדרת ממשקי מערכת, נתיבי נתונים ודרישות תפוקה גבוהה, וכן השתתפות בניתוח תזמון סטטי (STA), בדיקות סינתזה וסביבות סימולציה לווידוא ביצוע תקין של הסיליקון.

משרות נוספות מומלצות עבורך
  • רשימת משאלות

    Senior Front-End Power Engineer

    • map_icon רעננה
    NVIDIA

    NVIDIA

  • רשימת משאלות

    מהנדס/ת Verilog Design מנוסה לרכיביASIC /FPGA

    • map_icon תל אביב - יפו
    אורגד מאגרים בע\"מ

    אורגד מאגרים בע\"מ

לכל המשרות של ASIC/FPGA Design Engineer

הכשרות רלוונטיות

אוניברסיטת בר אילן

אוניברסיטת בר אילן

לימודי תעודה מתקדמים במקצועות החומרה ותכנון שבבים

הטכניון -  מכון טכנולוגי לישראל

הטכניון - מכון טכנולוגי לישראל

Chip Design and Verification

  • ערב
הטכניון -  מכון טכנולוגי לישראל

הטכניון - מכון טכנולוגי לישראל

Chip Design and Verification

  • map_icon תל אביב - יפו
  • בוקר

ניתן לצפות במשרות שסימנת בכל שלב תחת התפריט הראשי בקטגוריית 'משרות שאהבתי'

המקום קרן עזריאלי טקסט בעברית עם סמל אינסוף
  • מי אנחנו
  • מעסיקים מובילים
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות

2026 Ⓒ ג'וביפיי - כל הזכויות שמורות

קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service israel_innovation_authority work_office המקום
המערכת בונה את הפרופיל התעסוקתי שלך

עוד רגע...

המערכת זיהתה ששינית את הנתונים באזור האישי ומעדכנת את ההמלצות על תפקידים ומשרות בהתאם.

מצטערים, לא הצלחנו לנתח בהצלחה את הנתונים שהזנת.
אתם מוזמנים לנסות להזין שוב או להעלות קובץ קורות חיים במידה ויש לכם.
בהצלחה

הגעת להגבלה היומית של שלושה עדכונים בפרופיל האישי ביום

loader

הבקשה שלך נשלחה בהצלחה!

יש באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות מיועצת קריירה.

באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות

  • בעיה טכנית

  • סיוע בכתיבת קורות חיים או בהכנה לראיון עבודה

  • התאמה של משרות

  • אחר:

פנייתך נשלחה בהצלחה. נציג מטעם ארגון נכי צהל ייצור איתך קשר בהקדם

כמעט סיימנו

VLSI Engineer · Gotfriends

מעולה, זה המקום להעלות את הקובץ
(Word או PDF בעברית או באנגלית)

יש לאשר את תנאי השימוש ומדיניות הפרטיות כדי להמשיך