jobify_logo ×
  • מִשׁתַמֵשׁ
  • התחברות/הרשמה
  • עמוד הבית
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות
קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service work_office המקום
jobify_logo
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
דילוג לתוכן

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.

מהנדס/ת Verilog Design מנוסה לרכיביASIC /FPGA

אורגד מאגרים בע\"מ

אורגד מאגרים בע\"מ

  • תל אביב - יפו
  • Indeed
Indeed

מהנדס/ת Verilog Design מנוסה לרכיביASIC /FPGA

אורגד מאגרים בע\"מ

אורגד מאגרים בע\"מ

  • תל אביב - יפו
  • bag_icon מלאה
  • coins_icon 30,000-45,000 ₪ (הערכה מבוססת AI)
    הערכה מבוססת AI ולא שכר של המעסיק
  • Indeed
Indeed

מיקום המשרה: גוש דן
לחברת תקשורת ותיקה ומעולה, דרוש/ה מהנדס/ת Verilog Design מנוסה לרכיביASIC /FPGA
דרישות:

תואר ראשון בהנדסת אלקטרוניקה מהטכניון/אוניברסיטה, בוגר בהצטיינות – יתרון משמעותי
3-5 שנות ניסיון ב – Design Verilog עבור רכיבי FPGA/ASIC בתחום התקשורת
הכרת פרוטוקולי תקשורת (Ethernet, TCP/IP)
ניסיון בתחום Network processors – יתרון משמעותי
הכרות עם מתודולוגיות וריפיקציה Specman/uvm/system verilog – יתרון משמעותי


במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.

שאלות ותשובות עבור משרת מהנדס/ת Verilog Design מנוסה לרכיביASIC /FPGA

חברת אורגד מאגרים בע"מ מחפשת מהנדס/ת Verilog Design מנוסה עם 3-5 שנות ניסיון בתכנון רכיבי FPGA/ASIC, במיוחד בתחום התקשורת. נדרשת היכרות עם פרוטוקולי תקשורת כמו Ethernet ו-TCP/IP, ויתרון משמעותי לבעלי ניסיון במעבדי רשת.

התפקיד של מהנדס/ת Verilog Design בחברת תקשורת ותיקה ומעולה זו כולל תכנון ופיתוח רכיבי ASIC/FPGA תוך שימוש בשפת Verilog. העבודה מתמקדת בתחום התקשורת ודורשת הבנה עמוקה בפרוטוקולים רלוונטיים.

מועמדים לתפקיד מהנדס/ת Verilog Design מנוסה לרכיבי ASIC/FPGA ייהנו מיתרון משמעותי אם הם בוגרי תואר ראשון בהנדסת אלקטרוניקה מהטכניון או אוניברסיטה בהצטיינות, בעלי ניסיון בתחום מעבדי רשת, ומכירים מתודולוגיות וריפיקציה כמו Specman, UVM או System Verilog.

משרות נוספות מומלצות עבורך
  • רשימת משאלות

    Senior Front-End Power Engineer

    • map_icon רעננה
    NVIDIA

    NVIDIA

לכל המשרות של ASIC/FPGA Design Engineer

ניתן לצפות במשרות שסימנת בכל שלב תחת התפריט הראשי בקטגוריית 'משרות שאהבתי'

המקום קרן עזריאלי טקסט בעברית עם סמל אינסוף
  • מי אנחנו
  • מעסיקים מובילים
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות

2026 Ⓒ ג'וביפיי - כל הזכויות שמורות

קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service israel_innovation_authority work_office המקום
המערכת בונה את הפרופיל התעסוקתי שלך

עוד רגע...

המערכת זיהתה ששינית את הנתונים באזור האישי ומעדכנת את ההמלצות על תפקידים ומשרות בהתאם.

מצטערים, לא הצלחנו לנתח בהצלחה את הנתונים שהזנת.
אתם מוזמנים לנסות להזין שוב או להעלות קובץ קורות חיים במידה ויש לכם.
בהצלחה

הגעת להגבלה היומית של שלושה עדכונים בפרופיל האישי ביום

loader

הבקשה שלך נשלחה בהצלחה!

יש באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות מיועצת קריירה.

באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות

  • בעיה טכנית

  • סיוע בכתיבת קורות חיים או בהכנה לראיון עבודה

  • התאמה של משרות

  • אחר:

פנייתך נשלחה בהצלחה. נציג מטעם ארגון נכי צהל ייצור איתך קשר בהקדם