jobify_logo ×
  • מִשׁתַמֵשׁ
  • התחברות/הרשמה
  • עמוד הבית
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות
קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service work_office המקום
jobify_logo
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
דילוג לתוכן

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.

Verification Engineer

abra

abra abra

  • תל אביב - יפו
  • LinkedIn
LinkedIn

Verification Engineer

abra

abra abra

  • תל אביב - יפו
  • bag_icon מלאה
  • coins_icon 25,000-35,000 ₪ (הערכה מבוססת AI)
    הערכה מבוססת AI ולא שכר של המעסיק
  • LinkedIn
LinkedIn


abra professional services is seeking a Verification Engineer.

We are looking for a skilled Verification Engineer to join a professional and dynamic team and take part in advanced, diverse technology projects in the fields of FPGA Verification, signal processing, controllers, and more.

This role requires extensive experience in Verification, UVM methodology, SystemVerilog, FPGA / ASIC verification environments, RTL debugging, simulation tools, scripting, and working closely with FPGA development, system, architecture, and algorithm teams.

A full-time on-site position based in Holon, Israel.

Key Responsibilities:

  • Develop verification environments using UVM methodology for FPGA verification across various projects.
  • Work on verification projects involving signal processing, controllers, and additional advanced technologies.
  • Define, architect, and develop verification environments from block-level to full-chip level.
  • Work closely with FPGA development teams, system engineers, architecture teams, and algorithm engineers.
  • Support RTL debugging from block level to system level.

Requirements:

Professional requirements:

  • B.Sc. in Electrical Engineering, Electronics Engineering, or Computer Science - an advantage.
  • 5+ years of experience in Verification, from Test Plan definition through Coverage - mandatory.
  • Hands-on experience with UVM methodology and SystemVerilog - mandatory.
  • Experience developing Verification environments for FPGA / ASIC at both block and full-chip levels - mandatory.
  • Experience with RTL debugging from block level to system level - mandatory.
  • Experience working with simulation tools; Questa Simulator is an advantage
  • Experience writing scripts in Python, TCL, Bash / Csh - mandatory.
  • Experience working in a Linux environment - mandatory.
  • Experience working with FPGA, architecture, system, and algorithm teams.
  • Very good technical English.

Personality requirements:

  • Strong analytical and problem-solving skills.
  • Ability to work independently and as part of a team.
  • Ability to work in a multidisciplinary environment.


במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.

שאלות ותשובות עבור משרת Verification Engineer

כמהנדס אימות ב-abra, תהיה אחראי על פיתוח סביבות אימות בשיטת UVM עבור אימות FPGA בפרויקטים מגוונים, עבודה על פרויקטי אימות הכוללים עיבוד אותות ובקרים, הגדרה ופיתוח סביבות אימות מרמת הבלוק ועד לרמת השבב המלא, ותמיכה בניפוי באגים ב-RTL.

לתפקיד זה נדרש ניסיון של 5+ שנים באימות, כולל ניסיון מעשי עם מתודולוגיית UVM ו-SystemVerilog. כמו כן, נדרש ניסיון בפיתוח סביבות אימות עבור FPGA/ASIC ברמות בלוק ושבב מלא, ניפוי באגים ב-RTL, עבודה עם כלי סימולציה וכתיבת סקריפטים ב-Python, TCL או Bash/Csh, וכן עבודה בסביבת לינוקס.

תואר B.Sc. בהנדסת חשמל, הנדסת אלקטרוניקה או מדעי המחשב מהווה יתרון משמעותי לתפקיד מהנדס האימות ב-abra. בנוסף, נדרש ניסיון מקצועי רחב בתחום האימות כפי שפורט בתיאור המשרה.

משרות נוספות מומלצות עבורך
  • רשימת משאלות

    לחברה ביטחונית מובילה דרוש /ה מהנדס /ת Verification מנוסה!

    • map_icon חולון
    גב מערכות

    גב מערכות

  • רשימת משאלות

    מהנדס.ת Verification

    • map_icon באר שבע
    Mertens - Malam Team

    Mertens - Malam Team

  • רשימת משאלות

    Verification Engineer

    • map_icon רמלה
    sqlink

    sqlink

  • רשימת משאלות

    Verification engineer

    • map_icon בת ים
    לוגיקה IT

    לוגיקה IT

  • רשימת משאלות

    Verification Engineer

    • map_icon תל אביב - יפו
    Dialog

    Dialog

  • רשימת משאלות

    Verification engineer

    • map_icon הרצליה
    sqlink

    sqlink

לכל המשרות של Verification Engineer

הכשרות רלוונטיות

אוניברסיטת בר אילן

אוניברסיטת בר אילן

לימודי תעודה מתקדמים במקצועות החומרה ותכנון שבבים

Google Reichman Tech School

Google Reichman Tech School

Chip Design and Verification

  • ערב
  • clk_icon 8 חודשים
הטכניון -  מכון טכנולוגי לישראל

הטכניון - מכון טכנולוגי לישראל

Chip Design and Verification

  • ערב
Google Reichman Tech School

Google Reichman Tech School

Chip Design and Verification

  • ערב
  • clk_icon 8 חודשים

ניתן לצפות במשרות שסימנת בכל שלב תחת התפריט הראשי בקטגוריית 'משרות שאהבתי'

המקום קרן עזריאלי טקסט בעברית עם סמל אינסוף
  • מי אנחנו
  • מעסיקים מובילים
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות

2026 Ⓒ ג'וביפיי - כל הזכויות שמורות

קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service israel_innovation_authority work_office המקום
המערכת בונה את הפרופיל התעסוקתי שלך

עוד רגע...

המערכת זיהתה ששינית את הנתונים באזור האישי ומעדכנת את ההמלצות על תפקידים ומשרות בהתאם.

מצטערים, לא הצלחנו לנתח בהצלחה את הנתונים שהזנת.
אתם מוזמנים לנסות להזין שוב או להעלות קובץ קורות חיים במידה ויש לכם.
בהצלחה

הגעת להגבלה היומית של שלושה עדכונים בפרופיל האישי ביום

loader

הבקשה שלך נשלחה בהצלחה!

יש באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות מיועצת קריירה.

באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות

  • בעיה טכנית

  • סיוע בכתיבת קורות חיים או בהכנה לראיון עבודה

  • התאמה של משרות

  • אחר:

פנייתך נשלחה בהצלחה. נציג מטעם ארגון נכי צהל ייצור איתך קשר בהקדם