עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
- מיקום לא צוין
-
- מיקום לא צוין
-
25,000-35,000 ₪
(הערכה מבוססת AI)
זוהי הערכת טווח שכר מבוססת AI ולא פרסום של המעסיק -
Implementation of ASIC units using advanced flows
- Developing BackEnd methodology using Cadence and Synopsys tools
- Build and develop scripts for physical design implementation
- Support Field team with customer issues
Requirements:
- 4-8 years of hands-on experience with ASIC physical design (RTL-to-GDS).
- Proven experience taking multiple full-chip SoCs from RTL through tapeout.
- Deep knowledge of Cadence and/or Synopsys backend flows (experience with both is a strong plus).
- Strong understanding of PnR, timing closure, SI, power, DRC/LVS, and signoff.
- Excellent debugging and problem-solving skills.
- Strong scripting skills in TCL and Python.
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
תל אביב - יפו
