VLSI Verification Engineer

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.

Ethosia

תל אביב - יפו

Ethosia

תל אביב - יפו
מלאה, היברידית
25,000-35,000 ₪ (הערכה מבוססת AI)
הערכה מבוססת AI ולא שכר של המעסיק

Description

We are looking for a Senior Verification Engineer to be a significant part in developing a complex and innovative SoC chip in a start-up company. Taking full ownership of entire domain, defining the verification strategy, writing, and executing verification plan in system Verilog UVM.

Requirements

5+ years of experience as a Verification Engineer.
B.Sc./M.Sc. in Electrical/Computer Engineering from a leading university.
Strong knowledge of System Verilog and UVM methodology.
Experience in pre-silicon functional unit level/cluster/full chip verification.
Experience in verification of packet processing/Ethernet/RDMA/InfiniBand
Familiarity with SoC architecture, CPU subsystems, and multi-core designs.

שאלות ותשובות עבור משרת VLSI Verification Engineer

מהם תחומי האחריות העיקריים של מהנדס אימות VLSI בכיר ב-Ethosia בפיתוח שבב SoC חדשני?

מהנדס אימות VLSI בכיר ב-Ethosia יהיה בעל בעלות מלאה על תחום שלם בפיתוח שבב SoC מורכב וחדשני. התפקיד כולל הגדרת אסטרטגיית האימות, כתיבה וביצוע של תוכנית אימות באמצעות System Verilog UVM.

אילו כישורים נדרשים לתפקיד מהנדס אימות VLSI בחברת סטארט-אפ דרך Ethosia?

האם יש דרישות ספציפיות לגבי ניסיון קודם באימות שבבים עבור משרת מהנדס אימות VLSI ב-Ethosia?

משרות נוספות מומלצות עבורך

לכל המשרות של מהנדס אימות VLSI

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

VLSI Verification Engineer