jobify_logo ×
  • מִשׁתַמֵשׁ
  • התחברות/הרשמה
  • עמוד הבית
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות
קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service work_office המקום
jobify_logo
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
דילוג לתוכן

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 90,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.

DOCX, DOC, PDF - בעברית או באנגלית

כבר העליתם קו"ח בעבר? כניסה

VLSI Backend Senior Engineer

NetHR

NetHR NetHR

  • עכו
  • LinkedIn
LinkedIn

VLSI Backend Senior Engineer

NetHR

NetHR NetHR

  • עכו
  • bag_icon מלאה
  • LinkedIn
LinkedIn


We seek a seasoned and passionate VLSI Backend Senior Engineer!

Role and Responsibilities

You will join the BE team, focusing on Full-Chip floor-planning, timing closure, and integration, while collaborating closely with frontend design, architecture, physical design, and analog teams. The role also involves supporting design teams across various methodologies and contributing to project execution efforts.

Key Responsibilities

  • Lead Full Chip Layout: Oversee layout activities and methodologies for a new SoC from definition to Tape Out.
  • Floor Planning: Execute floor planning from top to bottom and bottom up at FC, subsystem, and block levels.
  • Chip Architecture Involvement: Collaborate closely with packaging, design, and architecture teams, exploring different floorplan structures to optimize area and ease of convergence.
  • Timing Convergence: Drive sign-off timing convergence for high-performance designs at both Full-chip and building block levels.
  • STA Methodology: Define the overall STA methodology, infrastructure, and sign-off convergence flows, working closely with block owners to achieve timing convergence.
  • EDA Vendor Collaboration: Work closely with EDA vendors to develop and qualify the latest tool features.

Qualifications

  • Education: BSc or MSc in Electrical Engineering or Computer Engineering.
  • Experience: Over 8 years of experience in full chip design.
  • Leadership: Proven experience in leading full-chip level design and successfully taping out multiple intricate SoCs.
  • Technical Skills:
  • Proficient in floor planning, integration, signoff methodologies, and tools for hierarchical designs.
  • Skilled in SoC design practices, including handling multiple voltage and clock domains, and integrating mixed-signal IPs and I/O.
  • Expert knowledge of the backend design flow from RTL to TO.
  • Proficient with STA tools like PrimeTime or Tempus.
  • Experienced with IR drop analysis tools like Ansys Redhawk or Voltus.
  • Expertise in Physical Verification (DRC/LVS).
  • Personal Attributes: Strong independent worker, quick learner, hard-working, and results-oriented.
  • Interpersonal Skills: Excellent social skills and ability to work collaboratively with other teams.


במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 90,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.

DOCX, DOC, PDF - בעברית או באנגלית

כבר העליתם קו"ח בעבר? כניסה

משרות נוספות מומלצות עבורך
  • רשימת משאלות

    VLSI Engineer

    • map_icon תל אביב - יפו
    Gotfriends

    Gotfriends

  • רשימת משאלות

    Chip Design Engineer, Nitro Chip Design Team

    • map_icon תל אביב - יפו
    Amazon Web Services (AWS)

    Amazon Web Services (AWS)

  • רשימת משאלות

    Senior Physical Design Engineer

    • map_icon תל אביב - יפו
    Cisco

    Cisco

  • רשימת משאלות

    Senior VLSI Engineer

    • map_icon מיקום לא צוין
    NVIDIA

    NVIDIA

  • רשימת משאלות

    Physical Design Engineer

    • map_icon תל אביב - יפו
    Annapurna Labs Ltd.

    Annapurna Labs Ltd.

  • רשימת משאלות

    CAD/Emulation Graduate Engineer

    • map_icon רעננה
    Ceva

    Ceva

לכל המשרות של VLSI Engineer

הכשרות רלוונטיות

אוניברסיטת בר אילן

אוניברסיטת בר אילן

לימודי תעודה מתקדמים במקצועות החומרה ותכנון שבבים

הטכניון -  מכון טכנולוגי לישראל

הטכניון - מכון טכנולוגי לישראל

Chip Design and Verification

  • ערב
הטכניון -  מכון טכנולוגי לישראל

הטכניון - מכון טכנולוגי לישראל

Chip Design and Verification

  • map_icon תל אביב - יפו
  • בוקר

ניתן לצפות במשרות שסימנת בכל שלב תחת התפריט הראשי בקטגוריית 'משרות שאהבתי'

המקום קרן עזריאלי טקסט בעברית עם סמל אינסוף
  • מי אנחנו
  • מעסיקים מובילים
  • למעסיקים: פרסום משרות בחינם ←
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות

2026 Ⓒ ג'וביפיי - כל הזכויות שמורות

קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service רשות החדשנות work_office המקום
המערכת בונה את הפרופיל התעסוקתי שלך

עוד רגע...

המערכת זיהתה ששינית את הנתונים באזור האישי ומעדכנת את ההמלצות על תפקידים ומשרות בהתאם.

מצטערים, לא הצלחנו לנתח בהצלחה את הנתונים שהזנת.
אתם מוזמנים לנסות להזין שוב או להעלות קובץ קורות חיים במידה ויש לכם.
בהצלחה

הגעת להגבלה היומית של שלושה עדכונים בפרופיל האישי ביום

loader

הבקשה שלך נשלחה בהצלחה!

יש באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות מיועצת קריירה.

באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות

  • בעיה טכנית

  • סיוע בכתיבת קורות חיים או בהכנה לראיון עבודה

  • התאמה של משרות

  • אחר:

פנייתך נשלחה בהצלחה. נציג מטעם ארגון נכי צהל ייצור איתך קשר בהקדם

כמעט סיימנו

VLSI Backend Senior Engineer · NetHR

מעולה, זה המקום להעלות את הקובץ
(Word או PDF בעברית או באנגלית)

יש לאשר את תנאי השימוש ומדיניות הפרטיות כדי להמשיך