עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 90,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.
DOCX, DOC, PDF - בעברית או באנגלית
כבר העליתם קו"ח בעבר? כניסה
הקמה והרצה של סביבות ווריפיקציה Random Besed Verification
שימוש במתודולוגיות System Verilog UVM משלב ההגדרה - Test Plan, דרך כתיבת Random Constraint ועד רמת Functional Coverage
תמיכה בסביבות ווריפיקציה קיימות (Legacy), בשפות VHDL / Verilog / System verilog
כתיבת סקריפטים ב-TCL ו - ב- PYTHON .
דרישות התפקיד
תואר ראשון בהנדסת חשמל ואלקטרוניקה - חובה
3 שנות ניסיון לפחות בווריפיקציה.
ניסיון בכתיבת סביבות ווריקפציה ע"פ עקרונות Reuse, UVM.
ביצוע אינטגרציה של סביבות ווריפיקציה.
מימוש ודיווח Functional Coverage
עבודה עם UVM Register Model / UVM scoreboard
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 90,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.
DOCX, DOC, PDF - בעברית או באנגלית
כבר העליתם קו"ח בעבר? כניסה