עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לחפש לבד בין מאות מודעות – תנו ל-Jobify לנתח את קורות החיים שלכם ולהציג לכם רק הזדמנויות שבאמת שוות את הזמן שלכם מתוך מאגר המשרות הגדול בישראל.
השימוש חינם, ללא עלות וללא הגבלה.
הקמה והרצה של סביבות ווריפיקציה Random Besed Verification
שימוש במתודולוגיות System Verilog UVM משלב ההגדרה - Test Plan, דרך כתיבת Random Constraint ועד רמת Functional Coverage
תמיכה בסביבות ווריפיקציה קיימות (Legacy), בשפות VHDL / Verilog / System verilog
כתיבת סקריפטים ב-TCL ו - ב- PYTHON .
דרישות התפקיד
תואר ראשון בהנדסת חשמל ואלקטרוניקה - חובה
3 שנות ניסיון לפחות בווריפיקציה.
ניסיון בכתיבת סביבות ווריקפציה ע"פ עקרונות Reuse, UVM.
ביצוע אינטגרציה של סביבות ווריפיקציה.
מימוש ודיווח Functional Coverage
עבודה עם UVM Register Model / UVM scoreboard
במקום לחפש לבד בין מאות מודעות – תנו ל-Jobify לנתח את קורות החיים שלכם ולהציג לכם רק הזדמנויות שבאמת שוות את הזמן שלכם מתוך מאגר המשרות הגדול בישראל.
השימוש חינם, ללא עלות וללא הגבלה.
חולון
