Jobify - משרות דרושים מוביל.ת ורפיקציה

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.

רפאל

קרית ים

רפאל

קרית ים
22,000-32,000 ₪ (הערכה מבוססת AI)
הערכה מבוססת AI ולא שכר של המעסיק

קצת על התפקיד:

מהנדסת וריפיקציה לתכנון ופיתוח סביבת וריפיקציה (Block level & Full chip).
תכנון ופיתוח סביבות וריפיקציה לרכיבי FPGA בפרויקטים מורכבים.
ארכיטקטורה, קידוד, תכנון Coverage, חקר בעיות וניתוח תוצאות.
עבודה בצמוד למפתחי FPGA ומפתחי התוכנה.
עבודה במתודולוגיות CDV (Coverage Driven Verification), System Verilog UVM.

מה אנחנו מחפשים?

תואר ראשון בהנדסת חשמל ואלקטרוניקה/ מחשבים/ תוכנה. תואר שני- יתרון.
רקע משמעותי בתכנות מונחה עצמים (OOP).
ניסיון של שלוש שנים בפיתוח וריפיקציה ב- System Verilog UVM\ Specman e
ניסיון בעבודה בסביבת LINUX
רקע ב- VHDL\ Verilog- יתרון
ניסיון בכתיבת Scripts - יתרון.
ניסיון בכלי ניהול Regressions - יתרון.

למה כדאי לך להצטרף אלינו?

עבודה בפיתוח של מערכות מורכבות
תפקיד מאתגר מול קבוצות פיתוח שונות
לקיחת חלק משמעותי בהליך הפיתוח, החל משלב התכנון ועד לייצור
מרחב להתפתחות אישית ולהעמקה/הרחבת ידע

שאלות ותשובות עבור משרת מוביל.ת ורפיקציה

מה כולל תפקיד מוביל.ת ורפיקציה ברפאל בפיתוח סביבות וריפיקציה לרכיבי FPGA?

תפקיד מוביל.ת ורפיקציה ברפאל כולל תכנון ופיתוח סביבות וריפיקציה ברמת Block level ו-Full chip עבור רכיבי FPGA בפרויקטים מורכבים. זה דורש עבודה צמודה עם מפתחי FPGA ותוכנה, תוך שימוש במתודולוגיות CDV ו-System Verilog UVM, וכולל ארכיטקטורה, קידוד, תכנון Coverage, חקר בעיות וניתוח תוצאות.

אילו כישורים נדרשים לתפקיד מוביל.ת ורפיקציה ברפאל, ובפרט בתחום פיתוח וריפיקציה?

מדוע כדאי להצטרף לרפאל בתפקיד מוביל.ת ורפיקציה בפיתוח מערכות מורכבות?

משרות נוספות מומלצות עבורך

לכל המשרות של מהנדס אימות FPGA