jobify_logo ×
  • מִשׁתַמֵשׁ
  • התחברות/הרשמה
  • עמוד הבית
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות
קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service work_office המקום
jobify_logo
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
דילוג לתוכן

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 90,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.

DOCX, DOC, PDF - בעברית או באנגלית

כבר העליתם קו"ח בעבר? כניסה

Logic Design Engineer

Cisco

Cisco Cisco

  • קיסריה, תל אביב - יפו
  • Jobkarov
JobKarov

Logic Design Engineer

Cisco

Cisco Cisco

  • קיסריה, תל אביב - יפו
  • bag_icon מלאה
  • coins_icon 25,000-40,000 ₪ שכר משוער (AI)
    השכר המצוין אינו פרסום של המעסיק
  • Jobkarov
JobKarov

Required Logic Design EngineerJob DescriptionMeet the TeamJoin the Silicon One Front-End Design team, at the core of our silicon development. Our engineers cover the full spectrum of chip design: definition, architecture, micro-architecture, RTL design, verification, signoff, and validation.We leverage cutting-edge silicon technologies and methodologies to develop the largest-scale and most advanced devices, pushing the boundaries of whats possible.We are transforming the industry with a unified, programmable architecture powering our future routing portfolio and shaping the Internet for decades to come.Your Impact: Write and review micro-architecture specifications Implement RTL (Verilog/SystemVerilog) to meet timing, performance, and power requirements Contribute to full chip integration, timing methodology, and analysis Collaborate with verification engineers to resolve bugs and achieve coverage closure Work with the physical design team to close timing and PnR issues Sדרישות:Minimum Qualifications: B.Sc./M.Sc. in Electrical Engineering from a top university 6+ years of experience in a relevant field RTL design experience Familiarity with UVM and functional verification methodologiesPreferred Qualifications: Experience with MATLAB simulations and bit-exact modeling environments Familiarity with mixed-signal systems and environments Knowledge and hands-on experience with Clock Domain Crossing (CDC). המשרה מיועדת לנשים ולגברים כאחד.


במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 90,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.

DOCX, DOC, PDF - בעברית או באנגלית

כבר העליתם קו"ח בעבר? כניסה

שאלות ותשובות עבור משרת Logic Design Engineer

מהנדס/ת תכנון לוגי בצוות ה-Silicon One Front-End Design ב-Cisco אחראי/ת על מגוון רחב של משימות בפיתוח שבבים, כולל כתיבה וסקירה של מפרטי מיקרו-ארכיטקטורה, יישום RTL (Verilog/SystemVerilog) כדי לעמוד בדרישות תזמון, ביצועים וצריכת חשמל, ותרומה לאינטגרציה מלאה של השבב. התפקיד כולל גם שיתוף פעולה עם מהנדסי וריפיקציה וצוות התכנון הפיזי כדי לפתור בעיות ולסגור תזמונים.

לתפקיד מהנדס/ת תכנון לוגי ב-Cisco בפרויקט פיתוח שבבי ה-Silicon One נדרש תואר B.Sc./M.Sc. בהנדסת חשמל מאוניברסיטה מובילה, יחד עם 6+ שנות ניסיון בתחום רלוונטי. כישורי מפתח כוללים ניסיון בתכנון RTL והיכרות עם UVM ומתודולוגיות וריפיקציה פונקציונלית. יתרון יינתן למועמדים/ות עם ניסיון בסימולציות MATLAB, היכרות עם מערכות Mixed-Signal וידע ב-Clock Domain Crossing (CDC).

מהנדס/ת תכנון לוגי ב-Cisco תורם/ת באופן משמעותי לפיתוח ארכיטקטורה מאוחדת וניתנת לתכנות על ידי יישום RTL מתקדם, תרומה לאינטגרציה של שבבים בקנה מידה גדול, ודחיפת גבולות הטכנולוגיה. עבודה זו חיונית לפיתוח התקנים מתקדמים המניעים את פורטפוליו הניתוב העתידי של Cisco ומעצבים את האינטרנט לעשורים הבאים, תוך שימוש בטכנולוגיות ומתודולוגיות סיליקון חדשניות.

משרות נוספות מומלצות עבורך
  • רשימת משאלות

    Logic Design Engineer

    • map_icon קיסריה
    Cisco

    Cisco

  • רשימת משאלות

    Senior Logic Design Engineer - Microsoft Azure

    • map_icon חיפה
    Microsoft

    Microsoft

  • רשימת משאלות

    Logic Design Engineer

    • map_icon חיפה
    proteanTecs

    proteanTecs

  • רשימת משאלות

    Senior Logic Design Engineer - Microsoft Azure

    • map_icon חיפה
    Microsoft

    Microsoft

  • רשימת משאלות

    IP Logic Design Engineer - Advanced Technologies Group

    • map_icon חיפה
    Apple

    Apple

  • רשימת משאלות

    Senior Logic Design Engineer

    • map_icon חיפה
    פרוטאנטקס

    פרוטאנטקס

לכל המשרות של מהנדס לוגיקה

הכשרות רלוונטיות

אוניברסיטת בר אילן

אוניברסיטת בר אילן

לימודי תעודה מתקדמים במקצועות החומרה ותכנון שבבים

Google Reichman Tech School

Google Reichman Tech School

Chip Design and Verification

  • ערב
  • clk_icon 8 חודשים
Google Reichman Tech School

Google Reichman Tech School

Chip Design and Verification

  • ערב
  • clk_icon 8 חודשים
אס.קיו.לינק

אס.קיו.לינק

עיצוב ואימות ASIC, FPGA

  • map_icon רמת גן
  • בוקר
  • clk_icon 1 חודשים

ניתן לצפות במשרות שסימנת בכל שלב תחת התפריט הראשי בקטגוריית 'משרות שאהבתי'

המקום קרן עזריאלי טקסט בעברית עם סמל אינסוף
  • מי אנחנו
  • מעסיקים מובילים
  • למעסיקים: פרסום משרות בחינם ←
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות

2026 Ⓒ ג'וביפיי - כל הזכויות שמורות

קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service רשות החדשנות work_office המקום
המערכת בונה את הפרופיל התעסוקתי שלך

עוד רגע...

המערכת זיהתה ששינית את הנתונים באזור האישי ומעדכנת את ההמלצות על תפקידים ומשרות בהתאם.

מצטערים, לא הצלחנו לנתח בהצלחה את הנתונים שהזנת.
אתם מוזמנים לנסות להזין שוב או להעלות קובץ קורות חיים במידה ויש לכם.
בהצלחה

הגעת להגבלה היומית של שלושה עדכונים בפרופיל האישי ביום

loader

הבקשה שלך נשלחה בהצלחה!

יש באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות מיועצת קריירה.

באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות

  • בעיה טכנית

  • סיוע בכתיבת קורות חיים או בהכנה לראיון עבודה

  • התאמה של משרות

  • אחר:

פנייתך נשלחה בהצלחה. נציג מטעם ארגון נכי צהל ייצור איתך קשר בהקדם

כמעט סיימנו

Logic Design Engineer · Cisco

מעולה, זה המקום להעלות את הקובץ
(Word או PDF בעברית או באנגלית)

יש לאשר את תנאי השימוש ומדיניות הפרטיות כדי להמשיך