Logic Design Engineer

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 90,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.

DOCX, DOC, PDF - בעברית או באנגלית

כבר העליתם קו"ח בעבר? כניסה

Cisco

קיסריה, תל אביב - יפו

Cisco

קיסריה, תל אביב - יפו
מלאה
25,000-35,000 ₪ שכר משוער (AI)
השכר המצוין אינו פרסום של המעסיק

Write and review micro-architecture specifications Implement RTL (Verilog/SystemVerilog) to meet timing, performance, and power requirements Contribute to full chip integration, timing methodology, and analysis Collaborate with verification engineers to resolve bugs and achieve coverage closure Work with the physical design team to close timing and PnR issues Support design methodology evolution and best practices Perform debug, root-cause analysis, and post-silicon validation in the labדרישות:B.Sc./M.Sc. in Electrical Engineering from a top university 6+ years of experience in a relevant field RTL design experience Familiarity with UVM and functional verification methodologies המשרה מיועדת לנשים ולגברים כאחד.