עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
Overview
We’re hiring an experienced verification engineer to join our team developing advanced telecommunications ASIC/FPGA products. You will join RAD’s family, as part of our team in Beer-Sheva.
Responsibilities:
Build and maintain verification environments (SystemVerilog/UVM or Specman)
Develop test plans and run constrained-random & directed tests
Debug, analyze coverage, and work closely with design teams
Contribute to methodology and process improvements
Requirements:
BSc/MSc in EE/CE or related field
5+ years of ASIC/FPGA verification experience
Strong in SV/UVM or Specman
Scripting (Python/Bash), Linux
Great debugging and teamwork skills
Advantage:
Telecom protocols knowledge
ASIC/FPGA design background
Experience in FPGA prototyping or hardware validation
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
שאלות ותשובות עבור משרת ASIC/FPGA Verification Engineer #1310
מהנדס אימות ASIC/FPGA ב-RAD Data Communications, LTD יהיה אחראי על בנייה ותחזוקה של סביבות אימות (SystemVerilog/UVM או Specman), פיתוח תוכניות בדיקה והרצת בדיקות ממוקדות ואקראיות מוגבלות, ניפוי באגים, ניתוח כיסוי ועבודה צמודה עם צוותי התכנון, ותרומה לשיפור מתודולוגיות ותהליכים.
משרות נוספות מומלצות עבורך
-
מהנדס/ת ורפיקציה FPGA
-
יהוד-מונוסון
קורן טק טכנולוגיות
-
-
Design Verification Engineer
-
יהוד-מונוסון
Yael Korentec Technologies
-
-
Senior Chip Design Verification Engineer [Israel]
-
רחובות
SkyoTop
-
-
Staff/ Principal Design Verification Engineer New
-
תל אביב - יפו
Astera Labs
-
-
Senior Chip Design Verification Engineer, Port IP Group
-
תל אביב - יפו
NVIDIA
-
-
Senior Chip Design Verification Engineer, Port IP Group
-
תל אביב - יפו
NVIDIA
-