משרות דרושים Formal Verification Engineer

Q: אילו כישורים או הסמכות נדרשים בדרך כלל לתפקיד Formal Verification Engineer?

לרוב נדרש תואר ראשון או שני בהנדסת חשמל, הנדסת מחשבים, מדעי המחשב או תחום קשור. נדרש רקע חזק במדעי המחשב, מתמטיקה וחשיבה לוגית. ידע בכלי וריפיקציה פורמלית כגון Cadence JasperGold, Synopsys VC Formal, Mentor Questa, ModelSim, SystemVerilog Assertions הוא חיוני, יחד עם מיומנות בשפות תיאור חומרה (HDLs) כמו Verilog או VHDL. ניסיון של 3+ שנים בתכנון RTL או וריפיקציה מבוססת סימולציה הוא יתרון.

Q: איך נראה יום עבודה טיפוסי של Formal Verification Engineer?

יום טיפוסי של מהנדס וריפיקציה פורמלית כולל יצירה וניתוח של מאפיינים פורמליים, פיתוח אבחונים ושימוש בכלי וריפיקציה פורמלית כדי להוכיח מתמטית את נכונותם של תכנוני חומרה. הם משתפים פעולה עם צוותי תכנון, סימולציה ווריפיקציה כדי להבהיר מפרטים ולטפל בפערים בוריפיקציה. המהנדסים מנתחים לעיתים קרובות כשלים או דוגמאות נגדיות, מתעדים ממצאים ומציעים שיפורים בתכנון. התפקיד כולל גם תיעוד שוטף של ממצאים, השתתפות בבדיקות קוד ותכנון, ולמידה מתמשכת על מתודולוגיות וריפיקציה חדשות. לעיתים קרובות, התפקיד דורש איזון בין מספר פרויקטים, עמידה בלוחות זמנים צפופים והבטחת איכות תכנון גבוהה ביותר לפני הייצור.

Q: מהם הכישורים החשובים ביותר (רכים וטכניים) לתפקיד Formal Verification Engineer?

הכישורים החשובים ביותר לתפקיד זה כוללים הבנה חזקה של עקרונות תכנון דיגיטלי, ארכיטקטורת מחשבים ולוגיקה. מיומנות בכלי וריפיקציה פורמלית ושפות תיאור חומרה (HDLs) כמו Verilog או VHDL היא חיונית. כישורי חשיבה אנליטית חזקים, תשומת לב לפרטים ויכולות תקשורת אפקטיביות חשובים לשיתוף פעולה עם צוותי תכנון ווריפיקציה ולהצגת ממצאים מורכבים. ידע בשפות סקריפטים כמו Python, Perl ו-TCL הוא יתרון. בנוסף, יכולות פתרון בעיות וניפוי באגים הן קריטיות.

Q: אילו אתגרים נפוצים קיימים בתפקיד של Formal Verification Engineer?

אתגרים נפוצים בתפקיד זה כוללים אימות יסודי של תכנונים דיגיטליים מורכבים בלוחות זמנים צפופים. ניפוי באגים מורכבים, התמודדות עם מפרטים משתנים והבטחת כיסוי מלא במהלך הסימולציה דורשים תשומת לב רבה לפרטים והתמדה. שיתוף פעולה עם מתכננים וצוותי אימות הוא קריטי לפתרון אי-בהירויות ומניעת טעויות מלהגיע לייצור. אתגרים נוספים כוללים כתיבת אבחונים מורכבים וניפוי כשלים בתכנון, באבחונים או באילוצים. וריפיקציה פורמלית יעילה מאוד עבור בלוקי RTL קטנים או בלוקים בעלי מורכבות נמוכה, אך היא נתקלת באתגרים משמעותיים כאשר מיושמים בדיקות מקצה לקצה על תכנוני RTL מורכבים, כמו התפוצצות מרחב המצבים.

Q: מהו טווח השכר המקובל לעיסוק Formal Verification Engineer?

טווח השכר החודשי הממוצע למהנדס וריפיקציה פורמלית בישראל משתנה בהתאם לרמת הניסיון. מהנדס וריפיקציה עם 1-3 שנות ניסיון מרוויח בממוצע כ-153,485 ש"ח לשנה (כ-12,790 ש"ח לחודש). מהנדס וריפיקציה ברמה בכירה (8+ שנות ניסיון) מרוויח בממוצע כ-271,997 ש"ח לשנה (כ-22,666 ש"ח לחודש). באופן כללי, השכר הממוצע למהנדס וריפיקציה בישראל הוא כ-218,911 ש"ח לשנה (כ-18,242 ש"ח לחודש). יש לציין כי נתוני שכר עבור "מהנדס ולידציה" מציגים טווחים דומים, עם ממוצע של כ-221,827 ש"ח לשנה בתל אביב.

Q: מהן אפשרויות ההתקדמות המקצועית או נתיבי הקריירה הנפוצים מתפקיד Formal Verification Engineer?

מסלול הקריירה של מהנדס וריפיקציה פורמלית מתחיל בביצוע משימות וריפיקציה שהוגדרו על ידי אחרים. עם צבירת מומחיות, ניתן להתקדם לכתיבת תוכניות וריפיקציה, הובלת צוותי וריפיקציה, הקמת מערכות וריפיקציה מתקדמות, או הפיכה לארכיטקט וריפיקציה. התחום נמצא בביקוש גבוה, במיוחד עם העלייה במורכבות התכנונים והחשיבות של וריפיקציה בתחומי בינה מלאכותית ולמידת מכונה. קיימות גם הזדמנויות להתמחות בתחומים ספציפיים כמו וריפיקציית צריכת חשמל (power aware verification) ווריפיקציית שעונים (clocking and CDC verification). ניתן גם להתקדם לתפקידי ניהול פרויקטים וניהול בכיר.

בתפקיד מהנדס/ת אימות פורמלי, תהיה/י אחראי/ת על אימות ובדיקת נכונות של מערכות חומרה ותוכנה מורכבות באמצעות שיטות מתמטיות פורמליות. התפקיד דורש ידע מעמיק במתמטיקה, לוגיקה, אלגוריתמים ושפות תיאור חומרה כמו Verilog או VHDL. כישורים נדרשים כוללים חשיבה אנליטית, פתרון בעיות, תשומת לב לפרטים ויכולת עבודה בצוות. ביום-יום, תעבוד/י על פיתוח מודלים מתמטיים, כתיבת מפרטים פורמליים, ביצוע בדיקות אימות, ניתוח תוצאות ודיווח על ממצאים. זהו תפקיד מאתגר ומספק עבור בעלי חשיבה לוגית-מתמטית, הנהנים לפתור בעיות מורכבות ולהבטיח את האמינות של מערכות קריטיות.

סה"כ משרות: 469

Senior Formal Verification Engineer

תל אביב - יפו

Samsung Research and Development Center Israel

Formal Verification Engineer

פתח תקווה

Intel

Formal Verification Engineer

חיפה

Intel

Formal Verification Engineer

תל אביב - יפו

NVIDIA

Principal Formal Verification Engineer

רעננה

NVIDIA

Senior AI Formal Verification Engineer

רעננה

NVIDIA

Senior AI Formal Verification Engineer

באר שבע

NVIDIA

Senior Formal Verification Engineer

תל אביב - יפו

NVIDIA

Formal Verification Engineer

תל אביב - יפו

NVIDIA

Senior Formal Verification Engineer

יקנעם עילית

NVIDIA

קוֹדֵם
1
2
3
4
5
6
7
8
9
10
הַבָּא

שאלות ותשובות נפוצות לעיסוק Formal Verification Engineer

מה האחריות והמשימות המרכזיות בתפקיד של Formal Verification Engineer?

מהנדס וריפיקציה פורמלית אחראי על הוכחה מתמטית של נכונות תכנוני חומרה או תוכנה. זה כולל יצירה וניתוח של מאפיינים פורמליים, פיתוח אבחונים (assertions) ושימוש בכלי וריפיקציה פורמלית. הם משתפים פעולה באופן הדוק עם צוותי תכנון וסימולציה כדי לבדוק מפרטים, לזהות דרישות וריפיקציה ולפתור בעיות שנמצאו במהלך התהליך.