jobify_logo ×
  • מִשׁתַמֵשׁ
  • התחברות/הרשמה
  • עמוד הבית
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות
קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service work_office המקום
jobify_logo
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
דילוג לתוכן

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 90,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.

DOCX, DOC, PDF - בעברית או באנגלית

כבר העליתם קו"ח בעבר? כניסה

Senior Full Chip Layout and Physical Verification CAD Engineer

NVIDIA

NVIDIA NVIDIA

  • תל אביב - יפו
  • Indeed
Indeed

Senior Full Chip Layout and Physical Verification CAD Engineer

NVIDIA

NVIDIA NVIDIA

  • תל אביב - יפו
  • bag_icon מלאה
  • coins_icon 25,000-35,000 ₪ שכר משוער (AI)
    השכר המצוין אינו פרסום של המעסיק
  • Indeed
Indeed

NVIDIA is looking for best-in-class Physical Design Engineers to join our outstanding Networking Silicon engineering team, developing the industry's best high-speed communication devices, delivering the highest throughput and lowest latency! Come and take a part in designing our groundbreaking and innovating chips, enjoy working in a meaningful, growing and highly professional environment where you make a significant impact in a technology-focused company.What you'll be doing:You will be in charge of developing full-chip physical design methodologies, Physical Verification development and support through all the projects, Tapeout activities for implementation of networking chips and SOCs.Work closely with Full Chip Layout owners and block owners, project managers to assure high quality and timely convergence.Come up with unique and creative solutions to the state of the art FCL physical design problems that are needed for our chips.We expect you to run, debug, and approve Physical Verification flows across multiple projects, ensuring strict adherence to our high standards.Participating and developing flow and tool methodologies for fullchip, physical design verification across multiple projects.What we need to see:B.SC./ M.SC. in Electrical Engineering/Computer Engineering (or equivalent experience).You should have at least 5+ years of hands-on Full-chip layout and Physical Verification experience, demonstrating your proven expertise.A strong background in Physical Verification methodology, including DRC / LVS / ANT / ERC / DFM in advanced process nodes is necessary.Proficiency using Python, Tcl, Shell, Make scripting.Experience in Linux environments.AI tools orientation or alternatively a desire to learn.Familiarity with physical build EDA tools, including Synopsys (ICC2/FC) and Cadence (Innovus).Familiarity with Physical Verification tools: Synopsys (ICV), Siemens (Calibre)Self-motivation, attention to detail, and good interpersonal skills. Ways to stand out from the crowd:Experience with data collection and analysisExperience in methodology definition / flow owner of Full-chip / Place and RouteGreat teammate.Ownership, self-learning skills, and ability to work autonomously.NVIDIA is widely considered to be one of the technology world’s most desirable employers. We have some of the most forward-thinking people in the world working for us. Are you a creative and autonomous engineer who loves a challenge? Are you ready to become the engineer you always wanted to be? Come and be part of the best physical design team in the industry!


במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 90,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.

DOCX, DOC, PDF - בעברית או באנגלית

כבר העליתם קו"ח בעבר? כניסה

שאלות ותשובות עבור משרת Senior Full Chip Layout and Physical Verification CAD Engineer

כמהנדס/ת Senior Full Chip Layout and Physical Verification CAD ב-NVIDIA, תהיו אחראים/ות על פיתוח מתודולוגיות תכנון פיזי של שבבים מלאים, פיתוח ותמיכה באימות פיזי בכל הפרויקטים, ופעילויות Tapeout ליישום שבבי רשת ו-SOCs. התפקיד כולל גם עבודה צמודה עם בעלי תפקידים בתחום ה-Full Chip Layout ומנהלי פרויקטים כדי להבטיח איכות גבוהה ועמידה בזמנים.

לתפקיד זה ב-NVIDIA נדרשים/ות לפחות 5 שנות ניסיון מעשי ב-Full-chip layout ו-Physical Verification, רקע חזק במתודולוגיות אימות פיזי (DRC / LVS / ANT / ERC / DFM) בצמתי תהליך מתקדמים, ושליטה בשפות סקריפט כמו Python, Tcl, Shell, Make. כמו כן, נדרש ניסיון בסביבות לינוקס והיכרות עם כלי EDA לתכנון פיזי וכלי אימות פיזי כגון Synopsys ו-Siemens Calibre.

מהנדס/ת Senior Full Chip Layout and Physical Verification CAD ב-NVIDIA תורם/ת לחדשנות על ידי פיתוח פתרונות יצירתיים וייחודיים לבעיות תכנון פיזי מתקדמות של FCL, הנחוצים לשבבים פורצי הדרך של החברה. התפקיד כולל גם הרצה, דיבוג ואישור של זרימות אימות פיזי על פני מספר פרויקטים, מה שמבטיח עמידה בסטנדרטים הגבוהים של NVIDIA לפיתוח התקני תקשורת מהירים עם תפוקה גבוהה והשהיה נמוכה ביותר.

משרות נוספות מומלצות עבורך
  • רשימת משאלות

    Senior Physical Design CAD

    • map_icon קיסריה
    Cisco Systems

    Cisco Systems

  • רשימת משאלות

    SoC Physical Design Engineer

    • map_icon ירושלים
    Apple

    Apple

  • רשימת משאלות

    Physical Design Engineer

    • map_icon תל אביב - יפו
    Annapurna Labs

    Annapurna Labs

  • רשימת משאלות

    Application Engineer - Physical Design (Back-End)

    • map_icon פתח תקווה
    Cadence Design Systems

    Cadence Design Systems

  • רשימת משאלות

    Physical Design Engineer

    • map_icon חיפה
    Annapurna Labs Ltd.

    Annapurna Labs Ltd.

  • רשימת משאלות

    Application Engineer - Physical Design (Back-End)

    • map_icon פתח תקווה
    Cadence

    Cadence

לכל המשרות של Physical Design Engineer

הכשרות רלוונטיות

אוניברסיטת בר אילן

אוניברסיטת בר אילן

לימודי תעודה מתקדמים במקצועות החומרה ותכנון שבבים

הטכניון -  מכון טכנולוגי לישראל

הטכניון - מכון טכנולוגי לישראל

Chip Design and Verification

  • ערב
הטכניון -  מכון טכנולוגי לישראל

הטכניון - מכון טכנולוגי לישראל

Chip Design and Verification

  • map_icon תל אביב - יפו
  • בוקר

ניתן לצפות במשרות שסימנת בכל שלב תחת התפריט הראשי בקטגוריית 'משרות שאהבתי'

המקום קרן עזריאלי טקסט בעברית עם סמל אינסוף
  • מי אנחנו
  • מעסיקים מובילים
  • למעסיקים: פרסום משרות בחינם ←
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות

2026 Ⓒ ג'וביפיי - כל הזכויות שמורות

קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service רשות החדשנות work_office המקום
המערכת בונה את הפרופיל התעסוקתי שלך

עוד רגע...

המערכת זיהתה ששינית את הנתונים באזור האישי ומעדכנת את ההמלצות על תפקידים ומשרות בהתאם.

מצטערים, לא הצלחנו לנתח בהצלחה את הנתונים שהזנת.
אתם מוזמנים לנסות להזין שוב או להעלות קובץ קורות חיים במידה ויש לכם.
בהצלחה

הגעת להגבלה היומית של שלושה עדכונים בפרופיל האישי ביום

loader

הבקשה שלך נשלחה בהצלחה!

יש באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות מיועצת קריירה.

באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות

  • בעיה טכנית

  • סיוע בכתיבת קורות חיים או בהכנה לראיון עבודה

  • התאמה של משרות

  • אחר:

פנייתך נשלחה בהצלחה. נציג מטעם ארגון נכי צהל ייצור איתך קשר בהקדם

כמעט סיימנו

Senior Full Chip Layout and Physical Verification CAD Engineer · NVIDIA

מעולה, זה המקום להעלות את הקובץ
(Word או PDF בעברית או באנגלית)

יש לאשר את תנאי השימוש ומדיניות הפרטיות כדי להמשיך