עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
Implement RTL (Verilog/SystemVerilog) to meet timing, performance, and power requirements
Contribute to full chip integration, timing methodology, and analysis
Collaborate with verification engineers to resolve bugs and achieve coverage closure
Work with the physical design team to close timing and PnR issues
Support design methodology evolution and best practices
Perform debug, root-cause analysis, and post-silicon validation in the lab
B.Sc./M.Sc. in Electrical Engineering from a top university
RTL design experience
Familiarity with UVM and functional verification methodologies
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
משרות נוספות מומלצות עבורך
-
Senior RTL Design Engineer, Google Cloud
-
מיקום לא צוין
Google
-
-
Senior RTL Design Engineer, Google Cloud
-
תל אביב - יפו
Google
-
-
Senior Design Engineer, Networking, Google Cloud
-
תל אביב - יפו
Google
-
-
Senior Design Engineer, Networking, Google Cloud
-
מיקום לא צוין
Google
-
-
Senior ASIC Power Management Micro Architect, Chip Design
-
יקנעם עילית
NVIDIA
-
-
Senior ASIC Power Management Micro Architect, Chip Design
-
תל אביב - יפו
NVIDIA
-
ערב
רמת גן