Senior Verification engineer

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.

דיאלוג

מספר מקומות

דיאלוג

מספר מקומות
מלאה
25,000-35,000 ₪ (הערכה מבוססת AI)
הערכה מבוססת AI ולא שכר של המעסיק

לחברת Start-Up מצליחה אשר מפתחת מדבקת IOT שמפעילה את עצמה באמצעות אנרגיית RF ומאפשרת connectivity ובינה ל-everyday products and packaging בטכנולוגייה משולבת של cloud semiconductor דרוש/ה Senior Verification engineer למשרה הכוללת Design, בנייה ותחזוקת סביבת ווריפיקצייה מורכבת, הגדרה והוצאה לפועל של TEST plan.
הפונקציה אחראית על הובלת כל היבטי הווריפיקציה תוך השפעה קריטית על המחקר והפיתוח.
במסגרת התפקיד הובלת full verification lifecycle ומתודולוגיות- תכנון, Design, והוצאה לפועל של SV/UVM Block level and Full chip environments.
יצירה והוצאה לפועל של תכניות בדיקה.
מעקב אחר ensuring verification closure על פני diverse Mix-signals SOC simulation תוך שימוש ב- Verilog, MATLAB, HW/SW Co-simulation and lab integration.
עבודה מול צוותי Digital, Analog, תוכנה ומערכת.

דרישות:
BSc בהנדסת חשמל ואלקטרוניקה
5 ומעלה שנות ניסיון ב- Design verification
ניסיון בעבודה עם SV/UVM
ידע בתכנון RTL
הבנה של digital ASIC design flows
הבנה של SOC development methodologies
ניסיון ב- SOC /full-chip verification, simulation/debug tools
ניסיון בעבודה בסביבת Unix / Linux
ניסיון בכתיבת סקריפטים ב- Python או שפות אחרות
ניסיון בעבודה עם פלטפורמות version control
ידע ב- Low Power Verification and UPF standard- יתרון
ידע ב- Mix signals SoCs- יתרון
ניסיון ב- SW/HW Co-development- יתרון המשרה מיועדת לנשים ולגברים כאחד.