עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.

חברה בתחום הייטק / חומרה / תוכנה / סייבר

מספר מקומות

חברה בתחום הייטק / חומרה / תוכנה / סייבר

מספר מקומות
מלאה
22,000-32,000 ₪ (הערכה מבוססת AI)
הערכה מבוססת AI ולא שכר של המעסיק

The System-On-Chip (SOC) group is looking for a top physical design engineer with a curiosity about SOC design optimization, physical integration, chip build and assembly and verification. You should have real passion for methodologies and clock distribution solutions that enable SOC creation in the most optimized way. In this position, you will get the opportunity to build complex networking chips and directly contact unit-level owners, Physical Design, CAD, Package Design, Software, DFT and other teams.

What you'll be doing:

Designing and implementing SOC level clock requirements.

Daily work involves aspects of chip level design, including partitioning, CDC, trial synthesis, design quality checks.

Be exposed and work on a variety of functional and structural challenges. Including functional debug, physical design readiness, resolve design quality issues.

Requirements:
What we need to see:

B.SC. in Electrical Engineering/Computer Engineering.

3+ years of confirmed experience in chip design

Shown hands on physical design skills in clock distribution in tight multi power and timing/layout constrained products.

Proficiency in at least one common scripting languages like perl, python, bash, Tcl.

Phenomenal teammate.

Ways to stand out from the crowd:

Passion for quality. Experience with delivery back to RTL, to physical design, and other customers

This position is open to all candidates.