עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
דיאלוג
- מספר מקומות
-
דיאלוג
- מספר מקומות
-
מלאה
-
25,000-40,000 ₪
הערכה מבוססת AI ולא שכר שהתקבל מהמעסיק
הערכה מבוססת AI ולא שכר של המעסיק -
לחברת הייטק מצליחה אשר מפתחת טכנולוגיות מתקדמות בתחומי תקשורת אלחוטית, חישה חכמה ובינה מלאכותית לעולמות התוכנה והמוליכים למחצה דרוש/ה Senior VLSI Design Engineer לחטיבה אשר אחראית לבניית next generation communication infrastructure של 5G modems עבור User Equipment (UE) ו- base stations.
המשרה כוללת אחריות על full design flow של advanced DSP cores and accelerator, החל מארכיטקטורה ועד timing closure.
במסגרת התפקיד אחריות על Design ויישום מקצה לקצה של digital IPs כולל DSP cores ו- hardware accelerators.
עבודה על כל ה- Flow מהגדרת ארכיטקטורה ו- micro-architecture design, דרך RTL development ווריפיקציה, ל- synthesis, timing closure ו- static timing analysis (STA).
המשרה כוללת אחריות על full design flow של advanced DSP cores and accelerator, החל מארכיטקטורה ועד timing closure.
במסגרת התפקיד אחריות על Design ויישום מקצה לקצה של digital IPs כולל DSP cores ו- hardware accelerators.
עבודה על כל ה- Flow מהגדרת ארכיטקטורה ו- micro-architecture design, דרך RTL development ווריפיקציה, ל- synthesis, timing closure ו- static timing analysis (STA).
דרישות:
BSc בהנדסת חשמל ואלקטרוניקה
5 ומעלה שנות ניסיון ב- VLSI design
בקיאות ב- RTL design (Verilog/ system Verilog), synthesis, ו- timing analysis
היכרות עם EDA tools (Synopsys, Cadence, Mentor)
הבנה חזקה של digital design principles, SOC architecture, ו- low-power techniques
ידע ב- signal processing ו- digital communication systems- יתרון
ניסיון ב- scripting using TCL / Python - יתרון המשרה מיועדת לנשים ולגברים כאחד.
BSc בהנדסת חשמל ואלקטרוניקה
5 ומעלה שנות ניסיון ב- VLSI design
בקיאות ב- RTL design (Verilog/ system Verilog), synthesis, ו- timing analysis
היכרות עם EDA tools (Synopsys, Cadence, Mentor)
הבנה חזקה של digital design principles, SOC architecture, ו- low-power techniques
ידע ב- signal processing ו- digital communication systems- יתרון
ניסיון ב- scripting using TCL / Python - יתרון המשרה מיועדת לנשים ולגברים כאחד.
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
תל אביב - יפו
