jobify_logo ×
  • מִשׁתַמֵשׁ
  • התחברות/הרשמה
  • עמוד הבית
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות
קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service work_office המקום
jobify_logo
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
דילוג לתוכן

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 90,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.

DOCX, DOC, PDF - בעברית או באנגלית

כבר העליתם קו"ח בעבר? כניסה

Senior ASIC Design Engineer

חברה בתחום מש"א / הדרכה / השמה / בתי תוכנ

חברה בתחום מש"א / הדרכה / השמה / בתי תוכנ

  • יקנעם, קיסריה, הרצליה, תל אביב יפו, רחובות
  • allJobs
allJobs

Senior ASIC Design Engineer

חברה בתחום מש"א / הדרכה / השמה / בתי תוכנ

חברה בתחום מש"א / הדרכה / השמה / בתי תוכנ

  • יקנעם, קיסריה, הרצליה, תל אביב יפו, רחובות
  • bag_icon מלאה
  • coins_icon 25,000-35,000 ₪ שכר משוער (AI)
    השכר המצוין אינו פרסום של המעסיק
  • allJobs
allJobs

Define, plan and implement our next chip in Chain-Reactions on-going product line and in a new product line of cryptography algorithms acceleration SoCs.
Work closely with multiple teams within organizations such as Architecture, BE, Circuit, Analog and FW
Responsible for scaling up the frontend design environment methodologies.
Requirements:
BSc or MSc in Electrical Engineering or Computer Engineering
8+ years of VLSI experience.
Experience with multi clock domain, multi power domain designs (UPF).
Methodologic approach.
Strong Motivated to learn quickly, hard-working, and is results-oriented.
Great interpersonal relations skills.
Preferred
Networking design experience Major Advantage
backend experience: STA tools, formal equivalence tools, frontend / backend handoff methodologies.
SOC design/Integration experience.
Proven Methodologies and Environmental Building Experience.
Strong proficiency in scripting language, such as, PERL, Tcl, Python, Make, and automation methods/algorithms.
This position is open to all candidates.


במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 90,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.

DOCX, DOC, PDF - בעברית או באנגלית

כבר העליתם קו"ח בעבר? כניסה

שאלות ותשובות עבור משרת Senior ASIC Design Engineer

מהנדס/ת תכנון ASIC בכיר/ה בחברה זו יהיה/תהיה אחראי/ת על הגדרה, תכנון ויישום השבב הבא בקו המוצרים הקיים של Chain-Reactions, וכן בקו מוצרים חדש של SoCs להאצת אלגוריתמים קריפטוגרפיים. התפקיד כולל עבודה צמודה עם צוותים מרובים בארגון, כגון ארכיטקטורה, BE, Circuit, Analog ו-FW, ואחריות על הרחבת מתודולוגיות סביבת התכנון ב-frontend.

לתפקיד זה נדרש תואר ראשון או שני בהנדסת חשמל או הנדסת מחשבים, יחד עם 8+ שנות ניסיון ב-VLSI. נדרש ניסיון בתכנונים מרובי שעונים ומרובי מתחים (UPF), גישה מתודולוגית, מוטיבציה חזקה ללמידה מהירה, חריצות והתמקדות בתוצאות, ויחסי אנוש מצוינים. יתרון משמעותי יינתן לניסיון בתכנון רשתות, ניסיון ב-backend (כלי STA, כלי שקילות פורמלית), מתודולוגיות מסירה בין frontend ל-backend, ניסיון בתכנון/אינטגרציה של SOC, וניסיון מוכח בבניית מתודולוגיות וסביבות. כמו כן, נדרשת שליטה חזקה בשפות סקריפט כמו PERL, Tcl, Python, Make ושיטות/אלגוריתמים לאוטומציה.

מהנדס/ת תכנון ASIC בכיר/ה תורם/ת לחדשנות על ידי הובלת התכנון והיישום של שבבים חדשים המיועדים להאצת אלגוריתמים קריפטוגרפיים, ובכך מרחיב/ה את יכולות החברה לתחומים טכנולוגיים מתקדמים. התפקיד כולל גם אחריות על שדרוג מתודולוגיות סביבת התכנון ב-frontend, מה שמבטיח תהליכי פיתוח יעילים וחדשניים יותר עבור מוצרי החברה העתידיים.

לכל המשרות של Senior ASIC/VLSI Design Engineer

הכשרות רלוונטיות

אוניברסיטת בר אילן

אוניברסיטת בר אילן

לימודי תעודה מתקדמים במקצועות החומרה ותכנון שבבים

Google Reichman Tech School

Google Reichman Tech School

Chip Design and Verification

  • ערב
  • clk_icon 8 חודשים
Google Reichman Tech School

Google Reichman Tech School

Chip Design and Verification

  • ערב
  • clk_icon 8 חודשים
אס.קיו.לינק

אס.קיו.לינק

עיצוב ואימות ASIC, FPGA

  • map_icon רמת גן
  • בוקר
  • clk_icon 1 חודשים

ניתן לצפות במשרות שסימנת בכל שלב תחת התפריט הראשי בקטגוריית 'משרות שאהבתי'

המקום קרן עזריאלי טקסט בעברית עם סמל אינסוף
  • מי אנחנו
  • מעסיקים מובילים
  • למעסיקים: פרסום משרות בחינם ←
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות

2026 Ⓒ ג'וביפיי - כל הזכויות שמורות

קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service רשות החדשנות work_office המקום
המערכת בונה את הפרופיל התעסוקתי שלך

עוד רגע...

המערכת זיהתה ששינית את הנתונים באזור האישי ומעדכנת את ההמלצות על תפקידים ומשרות בהתאם.

מצטערים, לא הצלחנו לנתח בהצלחה את הנתונים שהזנת.
אתם מוזמנים לנסות להזין שוב או להעלות קובץ קורות חיים במידה ויש לכם.
בהצלחה

הגעת להגבלה היומית של שלושה עדכונים בפרופיל האישי ביום

loader

הבקשה שלך נשלחה בהצלחה!

יש באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות מיועצת קריירה.

באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות

  • בעיה טכנית

  • סיוע בכתיבת קורות חיים או בהכנה לראיון עבודה

  • התאמה של משרות

  • אחר:

פנייתך נשלחה בהצלחה. נציג מטעם ארגון נכי צהל ייצור איתך קשר בהקדם

כמעט סיימנו

Senior ASIC Design Engineer · חברה בתחום מש"א / הדרכה / השמה / בתי תוכנ

מעולה, זה המקום להעלות את הקובץ
(Word או PDF בעברית או באנגלית)

יש לאשר את תנאי השימוש ומדיניות הפרטיות כדי להמשיך