עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לחפש לבד בין מאות מודעות – תנו ל-Jobify לנתח את קורות החיים שלכם ולהציג לכם רק הזדמנויות שבאמת שוות את הזמן שלכם מתוך מאגר המשרות הגדול בישראל.
השימוש חינם, ללא עלות וללא הגבלה.
התפקיד כולל: הקמה והרצה של סביבות ווריפיקציה בשיטת Verification Based Random, שימוש במתודולוגיות UVM ו- system Verilog משלב התכנון ועד מימוש Functional Coverage, תמיכה בסביבות קיימות בשפות VHDL/Verilog, כתיבת סקריפטים ב-TCL וב- Python, ביצוע אינטגרציה לסביבות קיימות וחדשות ועוד.
- 3 שנות ניסיון כמהנדס/ת Verification
- ניסיון בבניית סביבות UVM ו-Reuse
- ניסיון במימוש ודיווח Functional Coverage
- היכרות עם UVM Register Model ו-UVM Scoreboard
- תואר ראשון בהנדסת חשמל ואלקטרוניקה המשרה מיועדת לנשים ולגברים כאחד.
במקום לחפש לבד בין מאות מודעות – תנו ל-Jobify לנתח את קורות החיים שלכם ולהציג לכם רק הזדמנויות שבאמת שוות את הזמן שלכם מתוך מאגר המשרות הגדול בישראל.
השימוש חינם, ללא עלות וללא הגבלה.