עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 90,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.
DOCX, DOC, PDF - בעברית או באנגלית
כבר העליתם קו"ח בעבר? כניסה
RESPONSIBILITIES
" Micro-architecture definitions at the unit level
" Specification, design, RTL coding and optimization of complex blocks
" Close work with the verification team on block/top level to ensure timely delivery of quality designs
" Engineering degree from a leading University (Technion, Tel Aviv, Ben Gurion)
" Minimum of 7-10+ years experience of ASIC and/or FPGA development.
" Fluent in Verilog/SystemVerilog
" Knowledge of verification methodologies (SystemVerilog/UVM) an advantage
" Experience in full chip development flow
" Knowledge of synthesis and static timing analysis tools
" Experience of implementing Digital Signal Processing modules an advantage
" Fluent written and spoken English
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 90,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.
DOCX, DOC, PDF - בעברית או באנגלית
כבר העליתם קו"ח בעבר? כניסה
משרות נוספות מומלצות עבורך
-
Senior VLSI Engineer
-
מיקום לא צוין
NVIDIA
-
-
Senior VLSI Designer
-
גבעתיים
Xsight Labs
-
-
Senior VLSI Designer
-
גבעתיים
Xsight Labs
-
-
Senior Logic Design Engineer
-
תל אביב - יפו
Samsung Research and Development Center Israel
-
-
Senior VLSI Designer
-
מיקום לא צוין
Hiway
-
-
Senior VLSI Integration Engineer
-
יקנעם עילית
NVIDIA
-