עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
מלאה
For a hi-tech company developing chip's for communication devices, with offices in the center.
RESPONSIBILITIES
" Micro-architecture definitions at the unit level
" Specification, design, RTL coding and optimization of complex blocks
" Close work with the verification team on block/top level to ensure timely delivery of quality designs
RESPONSIBILITIES
" Micro-architecture definitions at the unit level
" Specification, design, RTL coding and optimization of complex blocks
" Close work with the verification team on block/top level to ensure timely delivery of quality designs
Requirements:
" Engineering degree from a leading University (Technion, Tel Aviv, Ben Gurion)
" Minimum of 7-10+ years experience of ASIC and/or FPGA development.
" Fluent in Verilog/SystemVerilog
" Knowledge of verification methodologies (SystemVerilog/UVM) an advantage
" Experience in full chip development flow
" Knowledge of synthesis and static timing analysis tools
" Experience of implementing Digital Signal Processing modules an advantage
" Fluent written and spoken English
" Engineering degree from a leading University (Technion, Tel Aviv, Ben Gurion)
" Minimum of 7-10+ years experience of ASIC and/or FPGA development.
" Fluent in Verilog/SystemVerilog
" Knowledge of verification methodologies (SystemVerilog/UVM) an advantage
" Experience in full chip development flow
" Knowledge of synthesis and static timing analysis tools
" Experience of implementing Digital Signal Processing modules an advantage
" Fluent written and spoken English
This position is open to all candidates.
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
גבעתיים
