עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
במסגרת התפקיד Design של מערכות תקשורת חדשניות ומורכבות מאפס.
BSc בהנדסת חשמל ואלקטרוניקה
5 ומעלה שנות ניסיון כ- VLSI Design Engineer
ניסיון ב- Verilog/ system -Verilog
היכרות עם כלי/סביבות סימולוציה ומתודולוגיות Verification
היכרות עם advanced design practices (Clock/Voltage domain crossing, Low Power Design, DFT)- יתרון
ניסיון ב- Design DSP של oriented blocks
ניסיון עם Ethernet (100G and above)- יתרון
ניסיון בכתיבת סקריפטים ב- Python / PERL / TCL- יתרון המשרה מיועדת לנשים ולגברים כאחד.
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
ערב
תל אביב - יפו