עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
חלקית
Job description:
Performing Power analysis and power estimation of digital designs (RTL & Gate level).
Performing power optimizations using different techniques and different tools.
Supporting Power Aware verification at RTL/Gate level.
Define and develop power-intent files (like UPF) for multi-voltage ASIC designs.
Perform low power structural validation at RTL/Gate level.
Perform Silicon power measurements and analysis.
Performing Power analysis and power estimation of digital designs (RTL & Gate level).
Performing power optimizations using different techniques and different tools.
Supporting Power Aware verification at RTL/Gate level.
Define and develop power-intent files (like UPF) for multi-voltage ASIC designs.
Perform low power structural validation at RTL/Gate level.
Perform Silicon power measurements and analysis.
Requirements:
Minimum Qualifications:
3rd year in EE studies.
Very Good communication skills (job requires working with multiple different teams).
Very good verbal and written English.
Preferred Qualifications:
Knowledge in script writing in Python/Perl/TCL.
Familiarity with Verilog/Sys-Verilog HDL languages.
Familiarity with UNIX development environment.
Minimum Qualifications:
3rd year in EE studies.
Very Good communication skills (job requires working with multiple different teams).
Very good verbal and written English.
Preferred Qualifications:
Knowledge in script writing in Python/Perl/TCL.
Familiarity with Verilog/Sys-Verilog HDL languages.
Familiarity with UNIX development environment.
This position is open to all candidates.
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
