עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
What you'll be doing:
Plan the top level (SoC) floorplan, clock structure and verification.
Physical design of blocks according to specifications under challenging constraints targeting for the best power, area, and performance.
Be exposed and work on a variety of exciting designs (including high cell count and high frequency). Resolving complex timing and congestion problems.
Daily work involves all aspects of physical design chip development (RTL2GDS) - synthesis, power and clock distribution, place and route, timing closure, power and noise analysis, and physical verification.
Taking part inflows development.
Take part in ramping up new breaking technologies.
What we need to see:
B.SC./ M.SC. in Electrical Engineering/Computer Engineering or equivalent work experience.
5+ years proven experience in RTL2GDS flows and methodologies.
Knowledge in physical design flows and methodologies (PNR, STA, physical verification).
Familiarity with physical design EDA tools (such as Synopsys, Cadence, etc.).
Excellent teammate.
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
משרות נוספות מומלצות עבורך
-
Physical Design Backend Engineer
-
תל אביב - יפו
NVIDIA
-
-
Physical Design Backend Engineer
-
יקנעם עילית
NVIDIA
-
-
Physical Design Engineer
-
תל אביב - יפו
NVIDIA
-
-
Sr. Physical Design Engineer
-
רחובות
Nisha Group - קבוצת נישה
-
-
Back-End Engineer
-
הרצליה
דיאלוג
-
-
Physical Design Engineer, SoC Static Timing Analysis
-
תל אביב - יפו
Google
-