עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
Responsible for writing timing constraints, running synthesis and implementing DFT (including scan, MBIST and IP testing), you will work on our next generation 5G IC and interact with software, signal processing algorithms, integration and layout teams.
Engineering degree in a relevant discipline. BSc, MSc or equivalent
Minimum of 4 years experience of ASIC synthesis (including writing SDC), DFT (including scan and MBIST) and equivalence check, ideally with Cadence tools.
Knowledge of CPF and Cadence CLP is a bonus
PROFILE
Highly motivated, pro-active self-starter
Strong sense of ownership and responsibility
Creative thinker with strong problem solving skills
Team oriented attitude and ability to thrive in a multicultural environment
Excellent written and oral communications skills.
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
ערב