עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
Working with an ASIC design team, you will participate in the development of next generation SoCs for 5G and 4G wireless network.
You will be responsible for the physical implementation of the chip, from synthesis netlist to GDSII, for power and area optimized chips in advanced nodes (12 nm, 22 nm).
You will also be responsible for the physical verification of the chip.
Engineering degree
At least 4 years of experience in place and route
Experience in DRC, LVS and IR drop analysis
Knowledge of Cadence tools would be a bonus
Experience of chips with power gating would be a bonus
Experience of 12nm/22nm process would be a bonus
Fluent written and spoken English.
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
משרות נוספות מומלצות עבורך
-
Senior Chip Design Engineer, Nitro Chip Design Team
-
תל אביב - יפו
Amazon Web Services (AWS)
-
-
Senior ASIC Design Infrastructure & Methodologies engineer, MLA-MI - Annapurna Labs
-
תל אביב - יפו
Amazon Web Services (AWS)
-
-
Chip Design Engineer, Nitro Chip Design Team
-
תל אביב - יפו
Amazon Web Services (AWS)
-
-
Design Engineer, Edge AI, Cloud
-
חיפה
גוגל ישראל
-
-
Chip Design Engineer
-
תל אביב - יפו
Amazon Web Services (AWS)
-
-
ASIC Engineer
-
תל אביב - יפו
Cisco
-
ערב
רמת גן