Verification Engineer (37561)

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 85,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.

DOCX, DOC, PDF - בעברית או באנגלית

כבר העליתם קו"ח בעבר? כניסה

מרטנס | Mertens – מקבוצת מלם תים

תל אביב - יפו

מרטנס | Mertens – מקבוצת מלם תים

תל אביב - יפו
מלאה
28,000-38,000 ₪ שכר משוער (AI)
השכר המצוין אינו פרסום של המעסיק

Mertens – MalamTeam is hiring a Verification Engineer for a leading organization in Holon

Role Overview

Develop UVM-based verification environments for FPGA projects, including signal processing and controllers. The role involves designing and implementing verification environments from Block Level to Full-Chip, working with SystemVerilog, RTL, Python, TCL, Bash/Csh, and Linux in collaboration with FPGA, system, and algorithm engineering teams.

Requirements

• 5+ years of Verification experience, from test planning through coverage analysis

• Hands-on experience with UVM methodology and SystemVerilog

• Experience developing FPGA/ASIC verification environments at Block and Full-Chip levels

• Strong RTL debugging skills, from Block to System Level

• B.Sc. in Electrical Engineering, Electronics Engineering, or Computer Science

DOCX, DOC, PDF - בעברית או באנגלית

כבר העליתם קו"ח בעבר? כניסה