עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
אנו מחפשים מהנדס/ת מנוסה להשתלבות בצוות פיתוח העוסק בתכנון ופיתוח מערכות מורכבות ומתקדמות בחברה בטחונית מובילה.
התפקיד מתאים למהנדסים/ות בעלי ניסיון בעולמות FPGA ו-Logic Design, וכולל אחריות על מודולים מורכבים ועבודה לאורך מחזור הפיתוח – משלב הבנת הדרישות והתכנון, דרך המימוש ועד וריפיקציה ואינטגרציה.
תחומי אחריות
• תכנון ופיתוח FPGA משלב הדרישות ועד למימוש.
• פיתוח RTL באמצעות VHDL ו/או Verilog.
• אחריות עצמאית על פיתוח מודולים מורכבים.
• ביצוע סימולציות, Verification ופיתוח Testbenches.
• ביצוע Timing Analysis, עבודה עם CDC ו-Timing Closure.
• ביצוע Debug ובדיקות בסביבת מעבדה.
• ביצוע בדיקות אינטגרציה למערכות.
• עבודה בשיתוף פעולה עם צוותי מערכת, חומרה, תוכנה ווריפיקציה.
דרישות התפקיד
• 4–7 שנות ניסיון מקצועי רלוונטי בתחום FPGA / Logic Design.
• תואר ראשון בהנדסת חשמל, אלקטרוניקה, מחשבים או תחום טכני רלוונטי.
• ניסיון משמעותי בתכנון לוגיקה דיגיטלית ובפיתוח RTL.
• שליטה ב-VHDL ו/או Verilog.
• ניסיון בעבודה עם כלי Xilinx/AMD ו/או Intel/Altera.
• ניסיון בסימולציות ובפיתוח Testbenches.
• הבנה מעמיקה ב-STA, Timing Constraints, CDC ו-Timing Closure.
• ידע בתכנון לוגיקה דיגיטלית, FSM, Pipeline וארכיטקטורות DSP.
• ניסיון ב-Debug ובעבודה עם ציוד מעבדה.
• יכולת עבודה עצמאית, הובלת משימות מורכבות ועבודה בסביבה מרובת ממשקים.
• יכולת עבודה בצוות, פרואקטיביות ויחסי אנוש טובים.
יתרון
• ניסיון ב-Python, Tcl או Bash לצורכי אוטומציה.
• היכרות וניסיון בעבודה עם כלי AI בתהליכי פיתוח.
המשרה הינה משרה מלאה ועבודה ממשרדי החברה בחולון.
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
ערב