עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
We are looking for a Verification Engineer to join a leading defense company and take part in the development of advanced technological systems.
About the Role
This is an exciting opportunity to be involved in the verification and validation of complex firmware designs. The role includes Verilog/SystemVerilog code verification, simulation execution, test development, and close collaboration with design and laboratory teams throughout the development lifecycle.
Key Responsibilities
- Develop firmware verification test specifications in collaboration with firmware design leads.
- Write and maintain verification test code based on defined specifications.
- Work with SystemVerilog using the UVM methodology.
- Execute simulations and analyze results.
- Collaborate with design and lab teams to identify, troubleshoot, and resolve issues.
- Support debugging and verification activities throughout the product development cycle.
Requirements
- B.Sc. in Electrical Engineering, Computer Engineering, or a related field.
- At least 2 years of experience in a Verification Engineer role or a similar position, or proven hands-on experience in the field.
- Hands-on experience with SystemVerilog and UVM methodology.
- Experience working with simulation tools such as QuestaSim or equivalent.
- Strong analytical and problem-solving skills.
- Excellent teamwork and communication abilities.
#VerificationEngineer #SystemVerilog #UVM #HardwareVerification #Semiconductors #DefenseIndustry #EngineeringJobs #HiringNow #KiryatYam #IsraelJobs
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
שאלות ותשובות עבור משרת Verification Engineer 240901
מהנדס אימות בתפקיד זה יהיה אחראי על פיתוח מפרטי בדיקות אימות קושחה, כתיבה ותחזוקה של קוד בדיקה ב-SystemVerilog תוך שימוש במתודולוגיית UVM, ביצוע סימולציות וניתוח תוצאות, ושיתוף פעולה הדוק עם צוותי תכנון ומעבדה לאורך כל מחזור הפיתוח של מערכות טכנולוגיות מתקדמות.
משרות נוספות מומלצות עבורך
-
מהנדס.ת Verification
-
חולון
Mertens – Malam Team
-
-
Verification Engineer
-
תל אביב - יפו
Dialog
-
-
Verification Engineer
-
תל אביב - יפו
Gotfriends
-
-
מהנדס.ת Verification
-
חולון
Mertens – Malam Team
-
-
Verification Engineer
-
תל אביב - יפו
Amazon Web Services (AWS)
-
-
VLSI VERIFICATION ENGINEER
-
חיפה
Semiconductor Engineering
-
ערב