Verification Engineer

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.

abra

תל אביב - יפו

abra

תל אביב - יפו
מלאה
22,000-32,000 ₪ הערכה מבוססת AI ולא שכר שהתקבל מהמעסיק
הערכה מבוססת AI ולא שכר של המעסיק

abra R&D is seeking for a Verification Engineer.

We are looking for an Adaptable Verification Engineer who can move across blocks and tasks, partner with design/FPGA/architecture, and own floating assignments with partial specs.

Key Responsibilities:

Build/maintain SystemVerilog/UVM environments; write testbenches, simulations, and regressions.
Analyze specs- create verification plans; drive debug and bug fixing to closure.
Track functional/code coverage; document flows and improve team productivity.
Context‑switch across blocks; support integration and ad‑hoc scripting/automation.

Requirements:

B.Sc. in EE/CE (or related).
3+ years of verification experience in ASIC/SoC.
Strong SystemVerilog/UVM; experience with Verdi/Questa/VCS.
Proven self‑learning, flexibility, and ownership of undefined work; clear teamwork/communication.

Nice to Have