‫Verification Engineer

‫

מחפש/ת את האתגר הטכנולוגי הבא שלך בעולם החומרה? חברת הייטק מובילה המפתחת פתרונות תקשורת אלחוטית מתקדמים מגייסת מהנדס/ת אימות פיתוח מערכות עיבוד אותות ותקשורת (Verification Engineer) מנוסה להצטרפות לצוות הפיתוח המוביל שלנו.

הצוות שלנו עוסק בפיתוח ואימות של אלגוריתמים מורכבים לעיבוד אותות (DSP) ומערכות תקשורת מתקדמות על גבי שבבים (ASIC/FPGA). בתפקיד זה, תעבוד/תעבדי בצמוד לצוותי האלגוריתמים וה-RTL, ותוביל/י את אסטרטגיית האימות מקצה לקצה תוך שימוש במתודולוגיות החדשניות ביותר בתעשייה כדי להבטיח את איכות המוצר.

תחומי האחריות:

• הגדרה, תכנון ופיתוח של סביבות אימות (Verification Environments) מורכבות מבוססות UVM/SystemVerilog.
• כתיבת תוכניות אימות (Verification Plans) מפורטות עבור בלוקים ומערכות עיבוד אותות (DSP) ותקשורת.
• ביצוע סימולציות, ניתוח כיסוי (Coverage) ואיתור באגים (Debugging) ברמת ה-RTL והמערכת.
• פיתוח מודלים של אימות ב-Python או MATLAB לצורך השוואה מול ה-RTL.
• שיתוף פעולה הדוק עם מהנדסי פיתוח חומרה (RTL) וצוותי אלגוריתמים (DSP) לצורך הבנת דרישות המערכת.
  
  

• תואר ראשון בהנדסת חשמל / אלקטרוניקה / מחשבים ממוסד אקדמי מוכר - חובה.
• ניסיון של 5 שנים ומעלה באימות ASIC/FPGA - חובה.
• ניסיון מעשי מוכח בעבודה עם SystemVerilog ומתודולוגיית UVM - חובה.
• הבנה עמוקה במערכות עיבוד אותות (DSP) ופרוטוקולי תקשורת (כגון Wi-Fi, LTE, 5G, או RF) - יתרון משמעותי.
• ניסיון בכתיבת סקריפטים ב-Python ועבודה עם MATLAB - יתרון.
• יכולת עבודה עצמאית, פתרון בעיות מורכבות ויחסי אנוש מעולים.