jobify_logo ×
  • מִשׁתַמֵשׁ
  • התחברות/הרשמה
  • עמוד הבית
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות
קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service work_office המקום
jobify_logo
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
דילוג לתוכן

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 90,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.

DOCX, DOC, PDF - בעברית או באנגלית

כבר העליתם קו"ח בעבר? כניסה

VLSI Design Engineer

Dialog

Dialog Dialog

  • תל אביב - יפו
  • LinkedIn
LinkedIn

VLSI Design Engineer

Dialog

Dialog Dialog

  • תל אביב - יפו
  • bag_icon מלאה, היברידית
  • coins_icon 25,000-35,000 ₪ שכר משוער (AI)
    השכר המצוין אינו פרסום של המעסיק
  • LinkedIn
LinkedIn


A successful global startup develops advanced chips for high-speed communication used in large data centers.

The company is based in Tel Aviv, near the train station, and operates in a hybrid model (two days from home). The team consists of about 70 employees.

As an VLIS Design Engineer/Micro-architect, you'll have the opportunity to design highly sophisticated, innovative new cutting-edge communication systems from scratch.

In this position you will be responsible for coming up with creative solutions to architectural challenges and crafting the very fine details of the implementation

Job requirements:

  • 5 years of experience as ASIC/FPGA designer
  • Strong Verilog/System-Verilog experience
  • Familiar with simulation tools/environments, verification methodologies
  • Strong team player, solid interpersonal skills
  • Entrepreneurial can-do attitude, self-motivated, able to work independently
  • BS/MS in EE/CE from lead universities
  • Background in one or more of the following domains is an advantage:
  • Familiar with advanced design practices
  • Design DSP of oriented blocks
  • Ethernet (100G and above)
  • Scripting experience using several of the following: Python, Perl, TCL



במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 90,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.

DOCX, DOC, PDF - בעברית או באנגלית

כבר העליתם קו"ח בעבר? כניסה

שאלות ותשובות עבור משרת VLSI Design Engineer

כמהנדס/ת VLSI Design בחברת Dialog, תהיה/תהיי אחראי/ת על תכנון מערכות תקשורת חדשניות ומתקדמות מאפס, תוך מתן פתרונות יצירתיים לאתגרים ארכיטקטוניים ועיצוב הפרטים העדינים ביותר של היישום. התפקיד מתמקד בפיתוח שבבים לתקשורת מהירה המשמשים במרכזי נתונים גדולים.

לתפקיד VLSI Design Engineer בחברת Dialog נדרשות לפחות 5 שנות ניסיון כמהנדס/ת ASIC/FPGA, ניסיון חזק ב-Verilog/System-Verilog, היכרות עם כלי סימולציה ומתודולוגיות וריפיקציה. יתרון יינתן למועמדים/ות עם רקע ב-DSP, Ethernet (100G ומעלה) וניסיון בסקריפטים (Python, Perl, TCL).

חברת Dialog ממוקמת בתל אביב, קרוב לתחנת הרכבת, ופועלת במודל היברידי המאפשר יומיים עבודה מהבית. הצוות מונה כ-70 עובדים, והחברה היא סטארט-אפ גלובלי מצליח המפתח שבבים מתקדמים לתקשורת מהירה. מצופה ממהנדס/ת VLSI Design להיות שחקן/ית צוות חזק/ה, בעל/ת כישורים בינאישיים טובים וגישה יזמית.

משרות נוספות מומלצות עבורך
  • רשימת משאלות

    Senior VLSI Design Engineer

    • map_icon רעננה
    HighTech Company

    HighTech Company

  • רשימת משאלות

    Senior VLSI Design Engineer

    • map_icon רעננה
    Ceva

    Ceva

  • רשימת משאלות

    Design Engineer

    • map_icon חיפה
    Apple

    Apple

  • רשימת משאלות

    Design Engineer

    • map_icon חיפה
    Apple

    Apple

  • רשימת משאלות

    Design Engineer

    • map_icon הרצליה
    Apple

    Apple

  • רשימת משאלות

    Design Engineer - Hod Hasharon

    • map_icon חיפה
    Qualcomm

    Qualcomm

לכל המשרות של VLSI Design Engineer

הכשרות רלוונטיות

אוניברסיטת בר אילן

אוניברסיטת בר אילן

לימודי תעודה מתקדמים במקצועות החומרה ותכנון שבבים

Google Reichman Tech School

Google Reichman Tech School

Chip Design and Verification

  • ערב
  • clk_icon 8 חודשים
Google Reichman Tech School

Google Reichman Tech School

Chip Design and Verification

  • ערב
  • clk_icon 8 חודשים
אס.קיו.לינק

אס.קיו.לינק

עיצוב ואימות ASIC, FPGA

  • map_icon רמת גן
  • בוקר
  • clk_icon 1 חודשים

ניתן לצפות במשרות שסימנת בכל שלב תחת התפריט הראשי בקטגוריית 'משרות שאהבתי'

המקום קרן עזריאלי טקסט בעברית עם סמל אינסוף
  • מי אנחנו
  • מעסיקים מובילים
  • למעסיקים: פרסום משרות בחינם ←
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות

2026 Ⓒ ג'וביפיי - כל הזכויות שמורות

קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service רשות החדשנות work_office המקום
המערכת בונה את הפרופיל התעסוקתי שלך

עוד רגע...

המערכת זיהתה ששינית את הנתונים באזור האישי ומעדכנת את ההמלצות על תפקידים ומשרות בהתאם.

מצטערים, לא הצלחנו לנתח בהצלחה את הנתונים שהזנת.
אתם מוזמנים לנסות להזין שוב או להעלות קובץ קורות חיים במידה ויש לכם.
בהצלחה

הגעת להגבלה היומית של שלושה עדכונים בפרופיל האישי ביום

loader

הבקשה שלך נשלחה בהצלחה!

יש באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות מיועצת קריירה.

באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות

  • בעיה טכנית

  • סיוע בכתיבת קורות חיים או בהכנה לראיון עבודה

  • התאמה של משרות

  • אחר:

פנייתך נשלחה בהצלחה. נציג מטעם ארגון נכי צהל ייצור איתך קשר בהקדם

כמעט סיימנו

VLSI Design Engineer · Dialog

מעולה, זה המקום להעלות את הקובץ
(Word או PDF בעברית או באנגלית)

יש לאשר את תנאי השימוש ומדיניות הפרטיות כדי להמשיך