עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
A world-class Semiconductor technology company is expanding its VLSI group to drive the next generation of AI chips for edge devices.
By merging deep software and hardware expertise, the organization develops high-performance processors that enable smarter, more efficient autonomous machines.
The company is located in Central Israel and operates a hybrid work model with two days of remote flexibility.
Role Overview:
- Strategic Verification: Partnering closely with Architecture and Design teams to develop comprehensive testcases for complex NN (Neural Network) processor blocks and SoC flows.
- Environment Ownership: Maintaining and scaling a sophisticated verification environment based on the UVM methodology.
- End-to-End Vision: Ensuring full functional and performance integrity by understanding the complete system flow and development lifecycle.
- Complex Logic Validation: Identifying and resolving deep technical bottlenecks within the ASIC design to ensure production-ready quality.
- Global Collaboration: Working within a high-talent, international engineering environment, communicating regularly with global teams to align on verification standards.
Requirements:
- B.Sc./M.Sc. in Electrical Engineering, Computer Engineering, or a related field from a leading university – Mandatory.
- 3+ years of professional experience in ASIC Verification or Design – Mandatory.
- Deep proficiency in SystemVerilog and UVM methodology – Mandatory.
- Proven experience with SoC-level verification – Significant Advantage.
- Strong problem-solving skills and the ability to analyze complex hardware architectures.
- High-level English communication skills (verbal and written).
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
שאלות ותשובות עבור משרת Verification Engineer
תפקיד Verification Engineer בחברת Dialog כולל שיתוף פעולה הדוק עם צוותי ארכיטקטורה ותכנון לפיתוח מקרי בדיקה מקיפים עבור בלוקים מורכבים של מעבדי רשתות נוירונים (NN) וזרימות SoC. התפקיד דורש גם תחזוקה והרחבה של סביבת אימות מתוחכמת המבוססת על מתודולוגיית UVM, הבטחת תקינות פונקציונלית וביצועית מלאה, וזיהוי ופתרון צווארי בקבוק טכניים עמוקים בתכנון ה-ASIC.
משרות נוספות מומלצות עבורך
-
Design Verification Senior Staff Engineer
-
פתח תקווה
Marvell Technology
-
-
senior asic Verification engineer
-
באר שבע
בשיבה בריאה
-
-
Senior Chip Design Verification Engineer
-
תל אביב - יפו
NVIDIA AI
-
-
ASIC Design & Verification Engineer
-
קיסריה
Cisco
-
-
Senior ASIC Design Verification Engineer
-
תל אביב - יפו
Cisco
-
-
Senior ASIC Design Verification Engineer
-
קיסריה
Cisco
-