jobify_logo ×
  • מִשׁתַמֵשׁ
  • התחברות/הרשמה
  • עמוד הבית
  • מי אנחנו
  • מעסיקים מובילים
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות
קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service work_office המקום
jobify_logo
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חדש
  • צרו קשר
דילוג לתוכן

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.

Junior Logic Design Engineer

Altera

Altera Altera

  • חיפה
  • LinkedIn
LinkedIn

Junior Logic Design Engineer

Altera

Altera Altera

  • חיפה
  • bag_icon מלאה
  • coins_icon 12,000-16,000 ₪ (הערכה מבוססת AI)
    זוהי הערכת טווח שכר מבוססת AI ולא פרסום של המעסיק
  • LinkedIn
LinkedIn


Job Details

Job Description:

Altera, a leader in programmable solutions from cloud to edge, delivers cutting-edge FPGA, CPLD, and IP technologies. We drive innovation in high-speed connectivity, AI acceleration, and next-generation data infrastructure. Our mission is to empower engineers to design and deploy advanced systems with unmatched flexibility and performance.

We are seeking a Junior Logic Design Engineer to join our team in Haifa and support the development and optimization of mixed-signal and high-speed IPs for integration into full-chip designs. This role is ideal for early-career engineers looking to grow their hands-on design skills while working alongside experienced engineers.

Responsibilities

  • Logic Design & RTL Development: Assist in creating logic design, RTL code, and simulations for IP blocks, functional units, and subsystems.
  • Architecture Support: Contribute to architectural and microarchitecture discussions and implementation under guidance from senior engineers.
  • Mixed-Signal Exposure: Learn and apply mixed-signal design concepts, including basic analog behavior modeling and circuit simulation, to support RTL development and optimization.
  • Design Quality & Optimization: Support efforts to meet power, performance, area, and timing requirements, ensuring designs are suitable for physical implementation.
  • Verification Collaboration: Participate in RTL verification activities, review test results, and help debug and resolve failing tests.
  • Cross-Team Collaboration: Work with internal teams and support SoC customers to ensure successful IP integration and high-quality design delivery.

Qualifications

  • 0–2 years of experience in logic design, digital design, or a related field (internships, co-ops, and academic projects count).
  • Good understanding of digital design fundamentals, RTL (Verilog/SystemVerilog), and simulation concepts.
  • Familiarity with communication interfaces or high-speed design concepts is an advantage but not required.
  • Exposure to mixed-signal concepts, SerDes, PHYs, or signal processing through coursework or projects is a plus.
  • Strong problem-solving skills and eagerness to learn in a fast-paced, collaborative environment.
  • B.Sc. (or upcoming graduate) in Electrical Engineering or a related field.

Application Requirement

  • Applicants must include their academic grades sheet (transcript) as part of the application

Job Type

Regular

Shift

Shift 1 (Israel)

Primary Location:

Haifa, Israel

Additional Locations:

Posting Statement

All qualified applicants will receive consideration for employment without regard to race, color, religion, religious creed, sex, national origin, ancestry, age, physical or mental disability, medical condition, genetic information, military and veteran status, marital status, pregnancy, gender, gender expression, gender identity, sexual orientation, or any other characteristic protected by local law, regulation, or ordinance.


במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.

שאלות ותשובות עבור משרת Junior Logic Design Engineer

לתפקיד Junior Logic Design Engineer ב-Altera נדרשים מועמדים עם 0-2 שנות ניסיון בתכנון לוגי או דיגיטלי, הבנה טובה ביסודות תכנון דיגיטלי, RTL (Verilog/SystemVerilog) ומושגי סימולציה. יתרון לבעלי היכרות עם ממשקי תקשורת או תכנון במהירות גבוהה, וכן חשיפה למושגים של Mixed-Signal. נדרש תואר ראשון בהנדסת חשמל או תחום קרוב, ויש לצרף גיליון ציונים לבקשה.

כ-Junior Logic Design Engineer ב-Altera, תהיה לך הזדמנות ללמוד וליישם מושגי תכנון Mixed-Signal, כולל מודלים בסיסיים של התנהגות אנלוגית וסימולציית מעגלים, כדי לתמוך בפיתוח ואופטימיזציית RTL. תעבוד לצד מהנדסים מנוסים, תתרום לדיוני ארכיטקטורה ומיקרו-ארכיטקטורה, ותקבל חשיפה לטכנולוגיות FPGA, CPLD ו-IP מתקדמות, תוך התמקדות בקישוריות מהירה ו-AI.

האחריות העיקרית של Junior Logic Design Engineer ב-Altera כוללת סיוע ביצירת תכנון לוגי, קוד RTL וסימולציות עבור בלוקי IP ויחידות פונקציונליות. התפקיד כולל גם תמיכה במאמצים לעמוד בדרישות הספק, ביצועים, שטח ותזמון, הבטחת איכות התכנון, השתתפות בפעילויות אימות RTL, ופתרון באגים. בנוסף, תשתף פעולה עם צוותים פנימיים ותתמוך בלקוחות SoC כדי להבטיח אינטגרציית IP מוצלחת.

ניתן לצפות במשרות שסימנת בכל שלב תחת התפריט הראשי בקטגוריית 'משרות שאהבתי'

המקום קרן עזריאלי טקסט בעברית עם סמל אינסוף
  • מי אנחנו
  • מעסיקים מובילים
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות

2026 Ⓒ ג'וביפיי - כל הזכויות שמורות

קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service israel_innovation_authority work_office המקום
המערכת בונה את הפרופיל התעסוקתי שלך

עוד רגע...

המערכת זיהתה ששינית את הנתונים באזור האישי ומעדכנת את ההמלצות על תפקידים ומשרות בהתאם.

מצטערים, לא הצלחנו לנתח בהצלחה את הנתונים שהזנת.
אתם מוזמנים לנסות להזין שוב או להעלות קובץ קורות חיים במידה ויש לכם.
בהצלחה

הגעת להגבלה היומית של שלושה עדכונים בפרופיל האישי ביום

loader

הבקשה שלך נשלחה בהצלחה!

יש באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות מיועצת קריירה.

באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות

  • בעיה טכנית

  • סיוע בכתיבת קורות חיים או בהכנה לראיון עבודה

  • התאמה של משרות

  • אחר:

פנייתך נשלחה בהצלחה. נציג מטעם ארגון נכי צהל ייצור איתך קשר בהקדם