jobify_logo ×
  • מִשׁתַמֵשׁ
  • התחברות/הרשמה
  • עמוד הבית
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות
קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service work_office המקום
jobify_logo
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
דילוג לתוכן

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 90,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.

DOCX, DOC, PDF - בעברית או באנגלית

כבר העליתם קו"ח בעבר? כניסה

Design Engineer

Speedata.io

Speedata.io Speedata.io

  • נתניה
  • LinkedIn
LinkedIn

Design Engineer

Speedata.io

Speedata.io Speedata.io

  • נתניה
  • coins_icon 25,000-35,000 ₪ שכר משוער (AI)
    השכר המצוין אינו פרסום של המעסיק
  • LinkedIn
LinkedIn


Speedata is modernizing analytics infrastructure with the first purpose-built ASIC processor, the Analytics Processing Unit (APU), for analytics and AI data workloads. Delivering up to 100x faster Apache Spark performance while cutting infrastructure TCO by 90%, the APU executes analytics operations directly in silicon with seamless integration and no code changes.

We are looking for a VLSI Design Engineer to join our growing hardware team.

If you are passionate about electronics, eager to learn, and excited to work on cutting-edge technologies, this is the opportunity for you.

Requirements:

  • BSc in Electronics Engineering.
  • 7+ Years of industry experience in VLSI Design.
  • Acquaintance with all aspects of chip development.
  • Familiar with Design/Verification tools and methodologies.
  • Experience with Verilog RTL coding and Verification support.
  • Experience with Synthesis flows – an advantage.
  • Highly Motivated, Independent and responsible.
  • Team Player and with excellent interpersonal skills.
  • Experience with DDR IPs - An Advantage
  • Experience with DDR 5 and up IPs - A Huge Advantage



במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 90,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.

DOCX, DOC, PDF - בעברית או באנגלית

כבר העליתם קו"ח בעבר? כניסה

שאלות ותשובות עבור משרת Design Engineer

מהנדס/ת תכנון ב-Speedata.io יצטרף לצוות החומרה ויעסוק בפיתוח מעבד ה-APU (Analytics Processing Unit) – מעבד ASIC ייעודי המיועד למטלות אנליטיקה ו-AI. התפקיד כולל עבודה עם טכנולוגיות חדישות ודורש ניסיון בתכנון VLSI, קידוד Verilog RTL ותמיכה בווריפיקציה.

לצורך תפקיד מהנדס/ת תכנון ב-Speedata.io, נדרש תואר ראשון בהנדסת אלקטרוניקה ולפחות 7 שנות ניסיון בתעשייה בתכנון VLSI. כמו כן, נדרשת היכרות עם כל היבטי פיתוח שבבים, כלים ומתודולוגיות תכנון/ווריפיקציה, וניסיון בקידוד Verilog RTL. ניסיון עם זרימות סינתזה ו-DDR IPs (במיוחד DDR5 ומעלה) מהווה יתרון משמעותי.

מעבד ה-APU, שמהנדס/ת תכנון ב-Speedata.io יסייע בפיתוחו, מאיץ את ביצועי Apache Spark עד פי 100 ומפחית את עלות הבעלות הכוללת (TCO) של התשתית ב-90%. הוא מבצע פעולות אנליטיקה ישירות בחומרה (בסיליקון) ומשתלב בצורה חלקה ללא צורך בשינויי קוד, ובכך משפר משמעותית את יעילות עומסי העבודה של נתונים ו-AI.

משרות נוספות מומלצות עבורך
  • רשימת משאלות

    Senior VLSI Design Engineer

    • map_icon רעננה
    HighTech Company

    HighTech Company

  • רשימת משאלות

    Senior VLSI Design Engineer

    • map_icon רעננה
    Ceva

    Ceva

  • רשימת משאלות

    Design Engineer

    • map_icon חיפה
    Apple

    Apple

  • רשימת משאלות

    Design Engineer

    • map_icon הרצליה
    Apple

    Apple

  • רשימת משאלות

    Design Engineer

    • map_icon חיפה
    Apple

    Apple

  • רשימת משאלות

    Design Engineer - Hod Hasharon

    • map_icon הוד השרון
    Qualcomm

    Qualcomm

לכל המשרות של VLSI Design Engineer

הכשרות רלוונטיות

אוניברסיטת בר אילן

אוניברסיטת בר אילן

לימודי תעודה מתקדמים במקצועות החומרה ותכנון שבבים

Google Reichman Tech School

Google Reichman Tech School

Chip Design and Verification

  • ערב
  • clk_icon 8 חודשים
Google Reichman Tech School

Google Reichman Tech School

Chip Design and Verification

  • ערב
  • clk_icon 8 חודשים
אס.קיו.לינק

אס.קיו.לינק

עיצוב ואימות ASIC, FPGA

  • map_icon רמת גן
  • בוקר
  • clk_icon 1 חודשים

ניתן לצפות במשרות שסימנת בכל שלב תחת התפריט הראשי בקטגוריית 'משרות שאהבתי'

המקום קרן עזריאלי טקסט בעברית עם סמל אינסוף
  • מי אנחנו
  • מעסיקים מובילים
  • למעסיקים: פרסום משרות בחינם ←
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות

2026 Ⓒ ג'וביפיי - כל הזכויות שמורות

קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service רשות החדשנות work_office המקום
המערכת בונה את הפרופיל התעסוקתי שלך

עוד רגע...

המערכת זיהתה ששינית את הנתונים באזור האישי ומעדכנת את ההמלצות על תפקידים ומשרות בהתאם.

מצטערים, לא הצלחנו לנתח בהצלחה את הנתונים שהזנת.
אתם מוזמנים לנסות להזין שוב או להעלות קובץ קורות חיים במידה ויש לכם.
בהצלחה

הגעת להגבלה היומית של שלושה עדכונים בפרופיל האישי ביום

loader

הבקשה שלך נשלחה בהצלחה!

יש באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות מיועצת קריירה.

באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות

  • בעיה טכנית

  • סיוע בכתיבת קורות חיים או בהכנה לראיון עבודה

  • התאמה של משרות

  • אחר:

פנייתך נשלחה בהצלחה. נציג מטעם ארגון נכי צהל ייצור איתך קשר בהקדם

כמעט סיימנו

Design Engineer · Speedata.io

מעולה, זה המקום להעלות את הקובץ
(Word או PDF בעברית או באנגלית)

יש לאשר את תנאי השימוש ומדיניות הפרטיות כדי להמשיך