jobify_logo ×
  • מִשׁתַמֵשׁ
  • התחברות/הרשמה
  • עמוד הבית
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות
קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service work_office המקום
jobify_logo
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
דילוג לתוכן

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.

ASIC Logic Design Engineering Technical Leader

Cisco

Cisco Cisco

  • תל אביב - יפו
  • LinkedIn
LinkedIn

ASIC Logic Design Engineering Technical Leader

Cisco

Cisco Cisco

  • תל אביב - יפו
  • coins_icon 30,000-45,000 ₪ הערכה מבוססת AI ולא שכר שהתקבל מהמעסיק
    הערכה מבוססת AI ולא שכר של המעסיק
  • LinkedIn
LinkedIn


Meet the Team

Join the Cisco Silicon One Front-End Design team, at the core of Cisco’s silicon development. Our engineers cover the full spectrum of chip design: definition, architecture, micro-architecture, RTL design, verification, signoff, and validation.

We leverage cutting-edge silicon technologies and methodologies to develop the largest-scale and most advanced devices, pushing the boundaries of what’s possible.

Cisco Silicon One™ is transforming the industry with a unified, programmable architecture powering Cisco’s future routing portfolio and shaping the Internet for decades to come.

Your Impact

  • Write and review micro-architecture specifications
  • Implement RTL (Verilog/SystemVerilog) to meet timing, performance, and power requirements
  • Contribute to full chip integration, timing methodology, and analysis
  • Collaborate with verification engineers to resolve bugs and achieve coverage closure
  • Work with the physical design team to close timing and PnR issues
  • Support design methodology evolution and best practices
  • Perform debug, root-cause analysis, and post-silicon validation in the lab

Minimum Qualifications

  • B.Sc./M.Sc. in Electrical Engineering from a top university
  • Minimum of 8 years of proven experience in a relevant field
  • RTL design experience
  • Familiarity with UVM and functional verification methodologies

Preferred Qualifications

  • Experience with MATLAB simulations and bit-exact modeling environments
  • Familiarity with mixed-signal systems and environments
  • Knowledge and hands-on experience with Clock Domain Crossing (CDC)

Why Cisco?

At Cisco, we’re revolutionizing how data and infrastructure connect and protect organizations in the AI era – and beyond. We’ve been innovating fearlessly for 40 years to create solutions that power how humans and technology work together across the physical and digital worlds. These solutions provide customers with unparalleled security, visibility, and insights across the entire digital footprint.

Fueled by the depth and breadth of our technology, we experiment and create meaningful solutions. Add to that our worldwide network of doers and experts, and you’ll see that the opportunities to grow and build are limitless. We work as a team, collaborating with empathy to make really big things happen on a global scale. Because our solutions are everywhere, our impact is everywhere.

We are Cisco, and our power starts with you.


במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.

שאלות ותשובות עבור משרת ASIC Logic Design Engineering Technical Leader

כמנהיג טכני בהנדסת תכנון לוגי של ASIC בצוות ה-Silicon One Front-End Design של Cisco, תהיה אחראי על כתיבה וסקירה של מפרטי מיקרו-ארכיטקטורה, הטמעת RTL (Verilog/SystemVerilog) כדי לעמוד בדרישות תזמון, ביצועים וצריכת חשמל. בנוסף, תתרום לאינטגרציה מלאה של השבב, מתודולוגיית תזמון וניתוח, ותשתף פעולה עם מהנדסי וריפיקציה וצוותי תכנון פיזי כדי לפתור בעיות ולסגור תזמונים.

לתפקיד זה ב-Cisco, נדרש תואר B.Sc./M.Sc. בהנדסת חשמל מאוניברסיטה מובילה, יחד עם מינימום 8 שנות ניסיון מוכח בתחום רלוונטי. כישורי מפתח כוללים ניסיון בתכנון RTL והיכרות עם UVM ומתודולוגיות וריפיקציה פונקציונליות. יתרון יינתן למועמדים בעלי ניסיון בסימולציות MATLAB, סביבות מידול מדויקות, היכרות עם מערכות מעורבות אותות וידע ב-Clock Domain Crossing (CDC).

מנהיג טכני בתחום זה ב-Cisco תורם באופן משמעותי לפיתוח Cisco Silicon One™ על ידי דחיפת גבולות הטכנולוגיה. התפקיד כולל עבודה עם טכנולוגיות ומתודולוגיות סיליקון חדשניות לפיתוח התקנים בקנה מידה גדול ומתקדמים ביותר. תרומתך תסייע לעצב את האינטרנט לעשורים הבאים באמצעות ארכיטקטורה מאוחדת וניתנת לתכנות, המניעה את פורטפוליו הניתוב העתידי של Cisco.

משרות נוספות מומלצות עבורך
  • רשימת משאלות

    Senior ASIC Design Infrastructure & Methodologies engineer, MLA-MI - Annapurna Labs

    • map_icon תל אביב - יפו
    Amazon Web Services (AWS)

    Amazon Web Services (AWS)

  • רשימת משאלות

    Chip Design Engineer, Nitro Team

    • map_icon תל אביב - יפו
    Amazon Web Services (AWS)

    Amazon Web Services (AWS)

  • רשימת משאלות

    Senior Chip Design Engineer

    • map_icon תל אביב - יפו
    NVIDIA

    NVIDIA

  • רשימת משאלות

    Chip Design and Verification Engineer

    • map_icon תל אביב - יפו
    NVIDIA

    NVIDIA

  • רשימת משאלות

    Senior Chip Design Engineer

    • map_icon תל אביב - יפו
    NVIDIA AI

    NVIDIA AI

  • רשימת משאלות

    Senior Chip Design Engineer, Nitro Chip Design Team

    • map_icon תל אביב - יפו
    Amazon Web Services (AWS)

    Amazon Web Services (AWS)

לכל המשרות של ASIC Design Engineer

הכשרות רלוונטיות

אוניברסיטת בר אילן

אוניברסיטת בר אילן

לימודי תעודה מתקדמים במקצועות החומרה ותכנון שבבים

Google Reichman Tech School

Google Reichman Tech School

Chip Design and Verification

  • ערב
  • clk_icon 8 חודשים
הטכניון -  מכון טכנולוגי לישראל

הטכניון - מכון טכנולוגי לישראל

Chip Design and Verification

  • ערב
Google Reichman Tech School

Google Reichman Tech School

Chip Design and Verification

  • ערב
  • clk_icon 8 חודשים

ניתן לצפות במשרות שסימנת בכל שלב תחת התפריט הראשי בקטגוריית 'משרות שאהבתי'

המקום קרן עזריאלי טקסט בעברית עם סמל אינסוף
  • מי אנחנו
  • מעסיקים מובילים
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות

2026 Ⓒ ג'וביפיי - כל הזכויות שמורות

קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service israel_innovation_authority work_office המקום
המערכת בונה את הפרופיל התעסוקתי שלך

עוד רגע...

המערכת זיהתה ששינית את הנתונים באזור האישי ומעדכנת את ההמלצות על תפקידים ומשרות בהתאם.

מצטערים, לא הצלחנו לנתח בהצלחה את הנתונים שהזנת.
אתם מוזמנים לנסות להזין שוב או להעלות קובץ קורות חיים במידה ויש לכם.
בהצלחה

הגעת להגבלה היומית של שלושה עדכונים בפרופיל האישי ביום

loader

הבקשה שלך נשלחה בהצלחה!

יש באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות מיועצת קריירה.

באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות

  • בעיה טכנית

  • סיוע בכתיבת קורות חיים או בהכנה לראיון עבודה

  • התאמה של משרות

  • אחר:

פנייתך נשלחה בהצלחה. נציג מטעם ארגון נכי צהל ייצור איתך קשר בהקדם