jobify_logo ×
  • מִשׁתַמֵשׁ
  • התחברות/הרשמה
  • עמוד הבית
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות
קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service work_office המקום
jobify_logo
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
דילוג לתוכן

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.

20371 - RTL Design Engineer

Qualitest

Qualitest Qualitest

  • חיפה
  • LinkedIn
LinkedIn

20371 - RTL Design Engineer

Qualitest

Qualitest Qualitest

  • חיפה
  • bag_icon היברידית
  • coins_icon 22,000-32,000 ₪ הערכה מבוססת AI ולא שכר שהתקבל מהמעסיק
    הערכה מבוססת AI ולא שכר של המעסיק
  • LinkedIn
LinkedIn


Job description:

In this role, you will be responsible for defining, implementing, and optimizing digital logic designs at the Register Transfer Level (RTL) for complex ASIC/SoC systems.

You will work closely with architecture, verification, physical design, and validation teams to deliver high-performance, power-efficient, and functionally robust designs. 

Responsibilities:

  • Translate architectural specifications into efficient and synthesizable RTL designs (SystemVerilog).
  • Develop detailed microarchitecture specifications for functional blocks or subsystems.
  • Integrate IP blocks and ensure seamless connectivity and data flow across the SoC.
  • Run design checks (lint, CDC, synthesis readiness) and support backend implementation.
  • Collaborate with verification teams to define test plans, review coverage, and debug design issues.
  • Support validation and bring-up teams during silicon bring-up and debug phases.
  • Optimize designs for power, area, and timing while maintaining functional integrity.

 

Profile description:

Requirements:

  • B.Sc./M.Sc. in Electrical Engineering, Computer Engineering, or related field.
  • 3+ years of experience in digital logic or RTL design for ASIC/SoC projects.
  • Strong proficiency in SystemVerilog.
  • Solid understanding of digital design fundamentals (FSMs, pipelining, arbitration, clock/reset domain handling, etc.).
  • Experience with EDA tools for simulation, synthesis, and linting (e.g. Synopsys, Cadence, Mentor).
  • Familiarity with low-power design techniques, timing analysis, and interface protocols (e.g., AXI, AMBA, PCIe, DDR).
  • Excellent problem-solving skills, attention to detail, and ability to work in a cross-functional environment.
  • Experience with SoC-level integration and debug. - Advantage.
  • Knowledge of scripting languages (Python, Perl, or Tcl) for automation. - Advantage.
  • Exposure to FPGA prototyping or emulation environments. - Advantage.
  • Understanding of hardware/software interaction and system-level architecture. - Advantage.

Why should you join us? 

  • Grow your career in a stable, innovative environment 

  • Collaborate closely with clients to deliver smart, high-quality solutions 

  • Make an impact in a dynamic, learning-driven environment 

  • Be part of a human, value-driven organization that cares 



We offer:

Why should you join us? 

  • Grow your career in a stable, innovative environment 

  • Collaborate closely with clients to deliver smart, high-quality solutions 

  • Make an impact in a dynamic, learning-driven environment 

  • Be part of a human, value-driven organization that cares 



במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.

שאלות ותשובות עבור משרת 20371 - RTL Design Engineer

כמהנדס/ת RTL Design ב-Qualitest, תהיו אחראים/יות להגדיר, ליישם ולבצע אופטימיזציה של תכנוני לוגיקה דיגיטלית ברמת ה-RTL עבור מערכות ASIC/SoC מורכבות. התפקיד כולל עבודה צמודה עם צוותי ארכיטקטורה, וריפיקציה, תכנון פיזי וולידציה, כדי לספק תכנונים בעלי ביצועים גבוהים, יעילים בחשמל ויציבים פונקציונלית.

לתפקיד זה נדרש תואר B.Sc./M.Sc. בהנדסת חשמל, הנדסת מחשבים או תחום קרוב, יחד עם 3+ שנות ניסיון בתכנון לוגיקה דיגיטלית או RTL עבור פרויקטי ASIC/SoC. כמו כן, נדרשת מיומנות חזקה ב-SystemVerilog, הבנה מוצקה ביסודות תכנון דיגיטלי, וניסיון עם כלי EDA לסימולציה, סינתזה ולינטינג.

מהנדס/ת RTL Design תורם/ת לאופטימיזציה על ידי תרגום מפרטים ארכיטקטוניים לתכנוני RTL יעילים וניתנים לסינתזה, פיתוח מפרטי מיקרו-ארכיטקטורה מפורטים, ושילוב בלוקי IP תוך הבטחת קישוריות וזרימת נתונים חלקה. בנוסף, התפקיד כולל ביצוע בדיקות תכנון, שיתוף פעולה עם צוותי וריפיקציה וולידציה, ואופטימיזציה של התכנונים מבחינת צריכת חשמל, שטח ותזמון, תוך שמירה על שלמות פונקציונלית.

משרות נוספות מומלצות עבורך
  • רשימת משאלות

    Staff RTL IP/Component Design Engineer, Google Cloud

    • map_icon תל אביב - יפו
    Google

    Google

  • רשימת משאלות

    Staff RTL IP/Component Design Engineer, Google Cloud

    • map_icon חיפה
    Google

    Google

  • רשימת משאלות

    ASIC Design Engineer

    • map_icon תל אביב - יפו
    Micron Technology

    Micron Technology

  • רשימת משאלות

    ASIC Design Engineer

    • map_icon תל אביב - יפו
    Micron

    Micron

  • רשימת משאלות

    ASIC Design Sr. Engineer - Hod HaSharon

    • map_icon הוד השרון
    Qualcomm

    Qualcomm

  • רשימת משאלות

    RTL Design Engineer, Senior

    • map_icon הוד השרון
    Qualcomm

    Qualcomm

לכל המשרות של מהנדס תכנון RTL

הכשרות רלוונטיות

אוניברסיטת בר אילן

אוניברסיטת בר אילן

לימודי תעודה מתקדמים במקצועות החומרה ותכנון שבבים

Google Reichman Tech School

Google Reichman Tech School

Chip Design and Verification

  • ערב
  • clk_icon 8 חודשים
Google Reichman Tech School

Google Reichman Tech School

Chip Design and Verification

  • ערב
  • clk_icon 8 חודשים
Google Reichman Tech School

Google Reichman Tech School

Chip Design and Verification

  • ערב
  • clk_icon 8 חודשים

ניתן לצפות במשרות שסימנת בכל שלב תחת התפריט הראשי בקטגוריית 'משרות שאהבתי'

המקום קרן עזריאלי טקסט בעברית עם סמל אינסוף
  • מי אנחנו
  • מעסיקים מובילים
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות

2026 Ⓒ ג'וביפיי - כל הזכויות שמורות

קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service israel_innovation_authority work_office המקום
המערכת בונה את הפרופיל התעסוקתי שלך

עוד רגע...

המערכת זיהתה ששינית את הנתונים באזור האישי ומעדכנת את ההמלצות על תפקידים ומשרות בהתאם.

מצטערים, לא הצלחנו לנתח בהצלחה את הנתונים שהזנת.
אתם מוזמנים לנסות להזין שוב או להעלות קובץ קורות חיים במידה ויש לכם.
בהצלחה

הגעת להגבלה היומית של שלושה עדכונים בפרופיל האישי ביום

loader

הבקשה שלך נשלחה בהצלחה!

יש באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות מיועצת קריירה.

באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות

  • בעיה טכנית

  • סיוע בכתיבת קורות חיים או בהכנה לראיון עבודה

  • התאמה של משרות

  • אחר:

פנייתך נשלחה בהצלחה. נציג מטעם ארגון נכי צהל ייצור איתך קשר בהקדם