עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לחפש לבד בין מאות מודעות – תנו ל-Jobify לנתח את קורות החיים שלכם ולהציג לכם רק הזדמנויות שבאמת שוות את הזמן שלכם מתוך מאגר המשרות הגדול בישראל.
השימוש חינם, ללא עלות וללא הגבלה.
Job Details
Job Description:
leading supplier of FPGA embedded gigabit SERDES (PHY) ranging in operation from 1Gbps to 224Gbps, our team is looking for a qualified individual to join the SERDES design team.
The candidate will be joining a highly powered mixed-signal design team responsible for state of the art SerDes analog design, signal integrity, modeling, and electrical characterization.
Each designer is responsible for the functionality and quality of their designs and insuring that they work correctly in the overall system.
The candidate should have expertise in some (or preferably all) of the following areas:
- Very high speed analog design
- Very high speed custom digital design
- Ultra-low jitter clocking design
- SerDes architectures and modeling
Specific duties could include, but are not limited to, designing complex, high performance analog & custom mixed-signal circuits, modeling (verilog, veriloga, Matlab, Py), simulation (verilog, spice, and mixed-mode), validation, optimization, documentation, layout and debug of such devices in most advanced process technologies.
Work Location: This position offers flexibility in work location. The selected candidate may choose to work from any of our sites: Jerusalem, Haifa, or Kiryat Ono.
Qualifications
- Bachelor/Master/PhD in EE
- 8+ years of Experience with high performance FET-level analog and mixed-signal design.
- Experience with state of the art CMOS SerDes design techniques, circuits and approaches (ADC, TX, AFE, PLL knowledge is an advantage)
- Strong communication and teamwork skills
Regular
Shift
Shift 1 (Israel)
Primary Location:
Jerusalem, Israel
Additional Locations:
Posting Statement
All qualified applicants will receive consideration for employment without regard to race, color, religion, religious creed, sex, national origin, ancestry, age, physical or mental disability, medical condition, genetic information, military and veteran status, marital status, pregnancy, gender, gender expression, gender identity, sexual orientation, or any other characteristic protected by local law, regulation, or ordinance.
במקום לחפש לבד בין מאות מודעות – תנו ל-Jobify לנתח את קורות החיים שלכם ולהציג לכם רק הזדמנויות שבאמת שוות את הזמן שלכם מתוך מאגר המשרות הגדול בישראל.
השימוש חינם, ללא עלות וללא הגבלה.
שאלות ותשובות עבור משרת Senior Analog Circuit Design Engineer
כמהנדס/ת תכנון מעגלים אנלוגיים בכיר/ה ב-Altera, תהיה/י חלק מצוות תכנון Mixed-Signal ותהיה/י אחראי/ת על תכנון אנלוגי מתקדם של SerDes, אמינות אותות, מידול ואפיון חשמלי. התפקיד כולל תכנון מעגלים אנלוגיים ומעורבים מורכבים ובעלי ביצועים גבוהים, מידול (Verilog, VerilogA, Matlab, Py), סימולציה (Verilog, Spice, Mixed-Mode), ולידציה, אופטימיזציה, תיעוד, פריסה וניפוי באגים בטכנולוגיות התהליך המתקדמות ביותר.
משרות נוספות מומלצות עבורך
-
Senior Analog IC Design Engineer
-
נתניה
טאואר סמיקונדקטור
-
-
Senior Analog IC Design Engineer
-
נתניה
טאואר סמיקונדקטור
-
-
Design Engineer
-
מגדל העמק
Tower Semiconductor Ltd.
-
-
Senior Analog IC Design Engineer
-
נתניה
טאואר סמיקונדקטור
-
-
Analog / RF / Mixed signal IC Circuit Design Engineer
-
תל אביב - יפו
Motorola Solutions
-
-
Analog Engineer - Yaniv Hachamo
-
הרצליה
SolarEdge
-