עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 90,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.
DOCX, DOC, PDF - בעברית או באנגלית
כבר העליתם קו"ח בעבר? כניסה
NVIDIA has been transforming computer graphics, PC gaming, and accelerated computing for more than 25 years. It’s a unique legacy of innovation that’s fueled by great technology—and amazing people. Today, we’re tapping into the unlimited potential of AI to define the next era of computing. An era in which our GPU acts as the brains of computers, robots, and self-driving cars that can understand the world. Doing what’s never been done before takes vision, innovation, and the world’s best talent. As an NVIDIAN, you’ll be immersed in a diverse, supportive environment where everyone is inspired to do their best work. Come join the team and see how you can make a lasting impact on the world.
The complexity of the chip has greatly increased over the years. We are now packing tens of billions of transistors in a chip to meet the growing computing demand in a footprint that is responsible to our environment. The NVIDIA System-On-Chip (SOC) group is looking for a top ASIC Engineer with a curiosity about SOC design automation, RTL integration, chip build and assembly and verification. You should have real passion for methodologies and automation solutions that enable SOC creation in the most optimized way. In this position, you will get the opportunity to build complex networking chips and interact directly with unit-level owners, Physical Design, CAD, Package Design, Software, DFT and other teams.
What You'll Be Doing
- Designing and implementing SOC level clock requirements
- Developing and deploying automation flows which support SOC level design
- Daily work involves aspects of chip level design, including partitioning, CDC, trial synthesis, design quality checks
- Be exposed and work on a variety of functional and structural challenges. Including functional debug, physical design readiness, emulation, resolve design quality issues
- B.SC./ M.SC. in Electrical Engineering/Computer Engineering.
- 3+ years of relevant experience in chip design
- Solid hands-on RTL design skills in Verilog
- Proficiency in at least one common scripting languages like python, bash, tcl.
- Great teammate.
- Passion for quality. Experience with delivery to physical design, emulation, firmware and other customers
JR2000653
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 90,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.
DOCX, DOC, PDF - בעברית או באנגלית
כבר העליתם קו"ח בעבר? כניסה
שאלות ותשובות עבור משרת Clock Design Engineer
מהנדס תכנון שעונים ב-NVIDIA אחראי על תכנון ויישום דרישות שעון ברמת ה-SOC, פיתוח ופריסת זרימות אוטומציה התומכות בתכנון ברמת ה-SOC, ועבודה יומיומית על היבטים של תכנון ברמת השבב, כולל חלוקה, CDC, סינתזת ניסיון ובדיקות איכות תכנון. התפקיד חיוני ליצירת שבבי רשת מורכבים המכילים עשרות מיליארדי טרנזיסטורים.
משרות נוספות מומלצות עבורך
-
Junior RTL Design Engineer, Cloud
-
חיפה
גוגל ישראל
-
-
Staff Design Engineer, Networking, Google Cloud
-
תל אביב - יפו
Google
-
-
RTL Design Engineer, DFT
-
יקנעם עילית
NVIDIA
-
-
RTL Design Engineer, DFT
-
יקנעם עילית
NVIDIA
-
-
RTL Design Engineer, DFT
-
תל אביב - יפו
NVIDIA
-
-
Chip Design Engineer, Nitro Team
-
תל אביב - יפו
Annapurna Labs
-
ערב
רמת גן