עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.

Ethosia

תל אביב - יפו

Ethosia

תל אביב - יפו
מלאה, היברידית

Responsible for the full life cycle of verification - from verification planning to test execution, to collecting and closing coverage.
Plan the verification of complex digital blocks, containing embedded processors, by fully understanding the design specification and interacting with design & SW engineers to identify important verification scenarios.
Create an automated constrained-random verification environment using SystemVerilog & scripting languages.
Identify and write all types of coverage measures for stimulus and corner-cases.
Debug tests with design engineers to deliver functionally correct design blocks.
Collaborate closely with design and verification engineers in active projects and perform hands-on verification.
Close coverage measures to identify verification holes and to show progress towards tape-out.