עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 90,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.
DOCX, DOC, PDF - בעברית או באנגלית
כבר העליתם קו"ח בעבר? כניסה
【Job Description】
In your role you will be implementing block/sub-system level logic design RTL using System Verilog. You will be involved in deep understanding of the design at multiple levels: the micro-architecture, features and specification. You will be working with pre-silicon validation engineers to validate the design and fix design bugs and physical implementation team. You must be a team player, willing to go the extra mile to achieve success.
【Qualification】
- BSc or Msc in Electrical and Electronic engineering – MUST
- 4+ years of experience in VLSI & RTL coding – Must
- Scripting knowledge – Must (Python, Perl, TCL …)
- Team player with excellent oral and written communication skills
- Ability to quickly learn new skills, adapt to change and enter new technical fields
- Knowledge in Cryptography / Security – an advantage
- Familiarity with the following tools : Design Compiler, ICC, Primetime, Formality, Tetramax– an advantage
- Familiarity with RTL to GDS full flow implementation – an advantage
Winbond is regulated by the local Labor laws and Responsible Business Alliance (RBA), and commits to provide an equal opportunity working environment.
Employee rights and health are important to us. Winbond does not hire those under the age of 15 (or under the age for completing compulsory education) and provide the protective measures complying with laws for women and employees above the age of 15. Winbond does not engage in discrimination based on race, color, age, gender, sexual orientation, gender identity and expression, ethnicity or national origin, disability, pregnancy, religion, political affiliation, union membership, covered veteran status, protected genetic information or marital status in hiring and employment practices such as wages, promotions, rewards, and access to training. Workers or potential workers will not be subjected to medical tests or physical exams that could be used in a discriminatory way. There is to be no harsh and inhumane treatment including any sexual harassment, sexual abuse, corporal punishment, mental or physical coercion or verbal abuse of workers; nor is there to be the threat of any such treatment. Besides, workers will be provided with reasonable accommodation for religious practices.
#Israel # Tel Aviv # IC #design #Engineer
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 90,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.
DOCX, DOC, PDF - בעברית או באנגלית
כבר העליתם קו"ח בעבר? כניסה
שאלות ותשובות עבור משרת (IL)Chip Design Engineer
כמהנדס/ת תכנון שבבים ב-Winbond, תהיה/תהיי אחראי/ת על יישום לוגיקת RTL ברמת בלוק/תת-מערכת באמצעות System Verilog. התפקיד כולל הבנה מעמיקה של התכנון ברמות שונות: מיקרו-ארכיטקטורה, תכונות ומפרט, ועבודה צמודה עם מהנדסי ולידציה וצוותי יישום פיזי.
משרות נוספות מומלצות עבורך
-
Chip Design Engineer, Nitro Team
-
תל אביב - יפו
Annapurna Labs
-
-
Chip Design Engineer, Graviton Team
-
חיפה
Annapurna Labs Ltd.
-
-
Senior Chip Design Engineer
-
תל אביב - יפו
NVIDIA
-
-
SOC and IP Design Engineer, Google Cloud
-
חיפה
Google
-
-
FE integration & STA IP Lead- Advanced Technologies Group
-
הרצליה
Apple
-
-
FE integration & STA IP Lead- Advanced Technologies Group
-
חיפה
Apple
-
ערב
תל אביב - יפו