Senior Verification Engineer

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.

HighTech Company

מספר מקומות

HighTech Company

מספר מקומות
מלאה
25,000-35,000 ₪ (הערכה מבוססת AI)
הערכה מבוססת AI ולא שכר של המעסיק

We are looking for a Senior Verification Engineer to be a significant part in developing a complex and innovative SoC chip in a start-up company.
;Taking full ownership of entire domain, defining the verification strategy, writing, and executing verification plan in system Verilog UVM.
דרישות התפקיד
• 5+ years of experience as a Verification Engineer.
• B.Sc./M.Sc. in Electrical/Computer Engineering from a leading university.
• Strong knowledge of System Verilog and UVM methodology.
• Experience in pre-silicon functional unit level/cluster/full chip verification.
• Experience in verification of packet processing/Ethernet/RDMA/InfiniBand
• Familiarity with SoC architecture, CPU subsystems, and multi-core designs.
Advantages
• Knowledge of formal verification and emulation/FPGA prototyping.
• Exposure to AI/Networking workloads and performance validation.

שאלות ותשובות עבור משרת Senior Verification Engineer

מהו התפקיד של מהנדס אימות בכיר בחברת HighTech בפיתוח שבב SoC חדשני?

מהנדס אימות בכיר בחברת HighTech לוקח בעלות מלאה על תחום אימות שלם, מגדיר את אסטרטגיית האימות, וכותב ומבצע תוכנית אימות מקיפה באמצעות System Verilog UVM עבור שבב SoC מורכב וחדשני.

אילו כישורים נדרשים לתפקיד מהנדס אימות בכיר בפרויקט פיתוח שבב SoC?

האם יש יתרונות נוספים למועמדים לתפקיד מהנדס אימות בכיר בפיתוח שבב ה-SoC המורכב?

משרות נוספות מומלצות עבורך

לכל המשרות של Senior Verification Engineer

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

Senior Verification Engineer