מהנדס.ת Verification

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 90,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.

DOCX, DOC, PDF - בעברית או באנגלית

כבר העליתם קו"ח בעבר? כניסה

Mertens – Malam Team

חולון

Mertens – Malam Team

חולון
מלאה
22,000-30,000 ₪ (הערכה מבוססת AI)
הערכה מבוססת AI ולא שכר של המעסיק

חברת Mertens Malam Team מגייסת מהנדס.ת Verification לארגון מוביל בחולוןבמסגרת התפקיד פיתוח סביבות Verification במתודולוגיית UVM עבור FPGA במגוון פרויקטים טכנולוגיים בתחומי עיבוד אות, Controllers ועוד, כולל הגדרה, ארכיטקטורה ופיתוח סביבות אימות מרמת Block Level ועד Full-Chip.עבודה עם UVM, SystemVerilog, FPGA, ASIC, RTL, Python, TCL, Bash/Csh ו-Linux, בשיתוף פעולה עם צוותי פיתוח FPGA, מהנדסי מערכת ואלגוריתמים.דרישות:ניסיון של 5 שנים ומעלה בתחום ה-Verification, משלב הגדרת Test Plan ועד Coverageניסיון מעשי במתודולוגיית UVM וב-SystemVerilogניסיון בפיתוח סביבות Verification עבור FPGA/ASIC ברמות Block ו-Full-Chipניסיון ב-RTL Debugging מרמת Block ועד System Levelתואר ראשון B.Sc בהנדסת חשמל, אלקטרוניקה או מדעי המחשבניסיון: 5-6 שנים