Senior Asic Design

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.

Cisco

קיסריה

Cisco

קיסריה
מלאה
25,000-40,000 ₪ (הערכה מבוססת AI)
הערכה מבוססת AI ולא שכר של המעסיק

Write and review micro-architecture specifications
Implement RTL (Verilog/SystemVerilog) to meet timing, performance, and power requirements
Contribute to full chip integration, timing methodology, and analysis
Collaborate with verification engineers to resolve bugs and achieve coverage closure
Work with the physical design team to close timing and PnR issues
Support design methodology evolution and best practices
Perform debug, root-cause analysis, and post-silicon validation in the lab

דרישות:

B.Sc./M.Sc. in Electrical Engineering from a top university
RTL design experience
Familiarity with UVM and functional verification methodologies המשרה מיועדת לנשים ולגברים כאחד.

שאלות ותשובות עבור משרת Senior Asic Design

מהם תחומי האחריות העיקריים של מהנדס/ת Senior Asic Design ב-Cisco?

כמהנדס/ת Senior Asic Design ב-Cisco, תהיה/י אחראי/ת על כתיבה וסקירה של מפרטי מיקרו-ארכיטקטורה, הטמעת RTL (Verilog/SystemVerilog) תוך עמידה בדרישות תזמון, ביצועים וצריכת חשמל. בנוסף, תתרום/י לאינטגרציה מלאה של השבב, מתודולוגיית תזמון וניתוח, ותשתף/י פעולה עם מהנדסי וריפיקציה וצוותי תכנון פיזי כדי לפתור בעיות ולסגור תזמונים.

אילו כישורים נדרשים לתפקיד Senior Asic Design בחברת Cisco, במיוחד בהקשר של פיתוח שבבים?

כיצד תורם תפקיד Senior Asic Design ב-Cisco לאבולוציה של מתודולוגיית התכנון ושיטות העבודה המומלצות?

משרות נוספות מומלצות עבורך

לכל המשרות של Senior ASIC Design Engineer

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

Senior Asic Design