jobify_logo ×
  • מִשׁתַמֵשׁ
  • התחברות/הרשמה111
  • עמוד הבית
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות
קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service work_office המקום
jobify_logo
  • מי אנחנו
  • מעסיקים מובילים
  • פרסום משרה חינם
  • צרו קשר
דילוג לתוכן

עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!

במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.

DOCX, DOC, PDF - בעברית או באנגלית

כבר העליתם קו"ח בעבר? כניסה

ASIC Engineer

Cisco

Cisco Cisco

  • קיסריה, תל אביב - יפו
  • Jobkarov
JobKarov

ASIC Engineer

Cisco

Cisco Cisco

  • קיסריה, תל אביב - יפו
  • bag_icon מלאה
  • coins_icon 25,000-40,000 ₪ (הערכה מבוססת AI)
    הערכה מבוססת AI ולא שכר של המעסיק
  • Jobkarov
JobKarov

Join the Front-End Design team, at the core of silicon development. Our engineers cover the full spectrum of chip design: definition, architecture, micro-architecture, RTL design, verification, signoff, and validation.
We leverage cutting-edge silicon technologies and methodologies to develop the largest-scale and most advanced devices, pushing the boundaries of whats possible.
Your Impact:
Review micro-architecture specifications
Implement Verification environment UVM based
Collaborate with Design engineers to resolve bugs and achieve coverage closure
Work with the firmware/Lab teams to verify chip flows
Perform debug, root-cause analysis, and post-silicon validation in the lab

דרישות:

B.Sc./M.Sc. in Electrical Engineering from a top university
4+ years of experience in the filed
knowledge with UVM and functional verification methodologies
Preferred Qualifications
Experience with MATLAB simulations and bit-exact modeling environments
Familiarity with mixed-signal systems and environments
Knowledge and hands-on experience with Clock Domain Crossing (CDC) המשרה מיועדת לנשים ולגברים כאחד.


במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.

מעל 80,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.

DOCX, DOC, PDF - בעברית או באנגלית

כבר העליתם קו"ח בעבר? כניסה

שאלות ותשובות עבור משרת ASIC Engineer

תפקיד מהנדס/ת ASIC בצוות ה-Front-End Design של Cisco כולל מגוון רחב של אחריויות בפיתוח שבבים, החל מהגדרת ארכיטקטורה ומיקרו-ארכיטקטורה, דרך תכנון RTL, ואימות מבוסס UVM, ועד ל-Signoff וולידציה. המהנדסים בצוות עובדים עם טכנולוגיות סיליקון מתקדמות לפיתוח התקנים בקנה מידה גדול וחדשני.

כדי להצליח בתפקיד מהנדס/ת ASIC בפיתוח שבבים מתקדמים, נדרש תואר B.Sc./M.Sc. בהנדסת חשמל מאוניברסיטה מובילה, יחד עם 4+ שנות ניסיון בתחום. כמו כן, נדרש ידע ב-UVM ומתודולוגיות אימות פונקציונליות. יתרון יינתן למועמדים עם ניסיון בסימולציות MATLAB, סביבות מידול מדויקות, היכרות עם מערכות Mixed-Signal וניסיון ב-Clock Domain Crossing (CDC).

מהנדס/ת ASIC ב-Cisco תורם/ת לאימות שבבים ופתרון באגים על ידי יישום סביבת אימות מבוססת UVM, שיתוף פעולה הדוק עם מהנדסי תכנון לפתרון באגים והשגת כיסוי מלא, ועבודה עם צוותי קושחה ומעבדה לאימות זרימות השבב. התפקיד כולל גם דיבוג, ניתוח שורש הבעיה וולידציה לאחר ייצור הסיליקון במעבדה.

משרות נוספות מומלצות עבורך
  • רשימת משאלות

    Senior Logic Design Engineer - Microsoft Azure

    • map_icon חיפה
    Microsoft

    Microsoft

  • רשימת משאלות

    Logic Design Engineer

    • map_icon חיפה
    proteanTecs

    proteanTecs

  • רשימת משאלות

    Senior Logic Design Engineer - Microsoft Azure

    • map_icon חיפה
    Microsoft

    Microsoft

  • רשימת משאלות

    Senior Front-End CAD Engineer, CPU, Google Cloud

    • map_icon חיפה
    Google

    Google

  • רשימת משאלות

    IP Logic Design Engineer - Advanced Technologies Group

    • map_icon חיפה
    Apple

    Apple

  • רשימת משאלות

    Staff RTL IP/Component Design Engineer, Cloud

    • map_icon תל אביב - יפו
    גוגל ישראל

    גוגל ישראל

לכל המשרות של ASIC Design Engineer

הכשרות רלוונטיות

אוניברסיטת בר אילן

אוניברסיטת בר אילן

לימודי תעודה מתקדמים במקצועות החומרה ותכנון שבבים

Google Reichman Tech School

Google Reichman Tech School

Chip Design and Verification

  • ערב
  • clk_icon 8 חודשים
הטכניון -  מכון טכנולוגי לישראל

הטכניון - מכון טכנולוגי לישראל

Chip Design and Verification

  • ערב
Google Reichman Tech School

Google Reichman Tech School

Chip Design and Verification

  • ערב
  • clk_icon 8 חודשים

ניתן לצפות במשרות שסימנת בכל שלב תחת התפריט הראשי בקטגוריית 'משרות שאהבתי'

המקום קרן עזריאלי טקסט בעברית עם סמל אינסוף
  • מי אנחנו
  • מעסיקים מובילים
  • צרו קשר
  • תנאי שימוש
  • מדיניות פרטיות
  • הצהרת נגישות

2026 Ⓒ ג'וביפיי - כל הזכויות שמורות

קרן עזריאלי טקסט בעברית עם סמל אינסוף social_security the_israeli_employment_service israel_innovation_authority work_office המקום
המערכת בונה את הפרופיל התעסוקתי שלך

עוד רגע...

המערכת זיהתה ששינית את הנתונים באזור האישי ומעדכנת את ההמלצות על תפקידים ומשרות בהתאם.

מצטערים, לא הצלחנו לנתח בהצלחה את הנתונים שהזנת.
אתם מוזמנים לנסות להזין שוב או להעלות קובץ קורות חיים במידה ויש לכם.
בהצלחה

הגעת להגבלה היומית של שלושה עדכונים בפרופיל האישי ביום

loader

הבקשה שלך נשלחה בהצלחה!

יש באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות מיועצת קריירה.

באפשרותך לשלוח בקשה לקבלת ייעוץ אישי ללא עלות

  • בעיה טכנית

  • סיוע בכתיבת קורות חיים או בהכנה לראיון עבודה

  • התאמה של משרות

  • אחר:

פנייתך נשלחה בהצלחה. נציג מטעם ארגון נכי צהל ייצור איתך קשר בהקדם

כמעט סיימנו

ASIC Engineer · Cisco

מעולה, זה המקום להעלות את הקובץ
(Word או PDF בעברית או באנגלית)

יש לאשר את תנאי השימוש ומדיניות הפרטיות כדי להמשיך