עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 90,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.
DOCX, DOC, PDF - בעברית או באנגלית
כבר העליתם קו"ח בעבר? כניסה
Cisco
- קיסריה
-
Cisco
- קיסריה
-
מלאה
-
30,000-45,000 ₪
שכר משוער (AI)
השכר המצוין אינו פרסום של המעסיק -
Write and review micro-architecture specificationsImplement RTL (Verilog/SystemVerilog) to meet timing, performance, and power requirementsContribute to full chip integration, timing methodology, and analysisCollaborate with verification engineers to resolve bugs and achieve coverage closureWork with the physical design team to close timing and PnR issuesSupport design methodology evolution and best practicesPerform debug, root-cause analysis, and post-silicon validation in the labדרישות:B.Sc./M.Sc. in Electrical Engineering from a top universityMinimum of 8 years of proven experience in a relevant fieldRTL design experienceFamiliarity with UVM and functional verification methodologies המשרה מיועדת לנשים ולגברים כאחד.
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 90,000 משרות • אלפי משרות חדשות בכל יום
חינם. בלי פרסומות. בלי אותיות קטנות.
DOCX, DOC, PDF - בעברית או באנגלית
כבר העליתם קו"ח בעבר? כניסה
תל אביב - יפו
ערב
8 חודשים
