עדיין מחפשים עבודה במנועי חיפוש? הגיע הזמן להשתדרג!
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
Develop advanced verification environments using SystemVerilog and UVM
Write, run, and debug testbenches to ensure complete functional coverage
Drive pre-silicon and in-lab debug activities to resolve complex issues
Collaborate with RTL, architecture, and physical design teams to achieve design closure
Support methodology development, scripting, and automation to enhance productivity
דרישות:
6+ years of experience in digital logic design verification
Advanced knowledge of SystemVerilog and UVM
Strong debug skills both pre-silicon and in-lab המשרה מיועדת לנשים ולגברים כאחד.
במקום לעבור לבד על אלפי מודעות, Jobify מנתחת את קורות החיים שלך ומציגה לך רק משרות שבאמת מתאימות לך.
מעל 80,000 משרות • 4,000 חדשות ביום
חינם. בלי פרסומות. בלי אותיות קטנות.
שאלות ותשובות עבור משרת Verification Engineer
מהנדס אימות ב-Cisco אחראי על פיתוח סביבות אימות מתקדמות באמצעות SystemVerilog ו-UVM, כתיבה, הרצה וניפוי באגים של ספסלי בדיקה כדי להבטיח כיסוי פונקציונלי מלא. התפקיד כולל גם הנעת פעילויות ניפוי באגים לפני ייצור השבב ובמעבדה, ושיתוף פעולה עם צוותי RTL, ארכיטקטורה ותכנון פיזי להשגת סגירת תכנון.
משרות נוספות מומלצות עבורך
-
Senior Verification engineer
-
הוד השרון
Ready
-
-
Verification Engineer
-
תל אביב - יפו
abra R&D
-
-
Verification Engineer
-
ראש העין
Ceragon Networks
-
-
Design Verification Engineer - 240901
-
קרית ים
Experis Israel
-
-
מהנדס/ת Verification & Validation (V&V)
-
Israel
מאיה גיוס ניהול והשמה
-
-
Senior Verification Engineer
-
נתניה
Infineon Technologies AG
-
ערב